[发明专利]晶片封装体及其制造方法有效
申请号: | 201910407970.6 | 申请日: | 2019-05-15 |
公开(公告)号: | CN110491859B | 公开(公告)日: | 2021-05-25 |
发明(设计)人: | 郑家明;李柏汉;杨惟中;吴冠荣;张恕铭 | 申请(专利权)人: | 精材科技股份有限公司 |
主分类号: | H01L23/538 | 分类号: | H01L23/538;H01L21/768;G06K9/00 |
代理公司: | 北京林达刘知识产权代理事务所(普通合伙) 11277 | 代理人: | 刘新宇 |
地址: | 中国台湾桃园市中*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 晶片 封装 及其 制造 方法 | ||
本发明提供一种晶片封装体及其制造方法。在所述晶片封装体中,第一接合结构位于第一重布线层上。第一晶片包括邻近一主动面的一感测区及一导电垫。第一晶片通过第一接合结构接合于第一重布线层上,且第一接合结构位于导电垫与第一重布线层之间。模塑料层覆盖第一重布线层且环绕第一晶片。第二重布线层位于模塑料层及第一晶片上,且第二重布线层电性连接至第一重布线层。第二晶片堆叠于第一晶片的非主动面上,且第二晶片通过第二重布线层、第一重布线层及第一接合结构电性连接至第一晶片。本发明能够简化制程步骤、减少制造时间且大幅降低制造成本。
技术领域
本发明有关于一种半导体封装技术,特别有关于一种晶片封装体及其制造方法。
背景技术
晶片封装制程是形成电子产品过程中的重要步骤。晶片封装体除了将晶片保护于其中,使其免受外界环境污染外,还提供晶片内部电子元件与外界的电性连接通路,例如晶片封装体内具有导线以形成导电路径。随着电子产品逐渐朝向小型化发展,晶片封装体的尺寸也逐渐缩小。
一般而言,晶片封装体与其他电子元件(例如,各种集成电路晶片或各种被动元件)各自独立地设置于电路板上,且间接地彼此电性连接。虽然目前已发展出系统级封装(System in Package,SiP)的技术来缩小电子产品的尺寸,然而具有感测功能的晶片的感测面不能受到遮蔽,因此制作具有感测功能的系统级封装的晶片封装体是一大挑战,进而导致电路板及所形成的电子产品的尺寸难以进一步缩小。
因此,有必要寻求一种新颖的晶片封装体及其制造方法,其能够解决或改善上述的问题。
发明内容
本发明实施例提供一种晶片封装体,包括一第一重布线层、一第一接合结构、一第一晶片、一模塑料层、一第二重布线层及一第二晶片。第一接合结构位于第一重布线层上。第一晶片包括邻近主动面的一感测区及一导电垫。第一晶片通过第一接合结构接合于第一重布线层上,且第一接合结构位于导电垫与第一重布线层之间。模塑料层覆盖第一重布线层且环绕第一晶片。第二重布线层位于模塑料层及第一晶片上,且第二重布线层电性连接至第一重布线层。第二晶片堆叠于第一晶片的非主动面上,且第二晶片通过第二重布线层、第一重布线层及第一接合结构电性连接至第一晶片。
本发明实施例提供一种晶片封装体的制造方法,包括形成一第一重布线层。在第一重布线层上形成一第一接合结构。通过第一接合结构将一第一晶片接合于第一重布线层上。第一晶片包括邻近主动面的一感测区及一导电垫,且第一接合结构位于导电垫与第一重布线层之间。形成一模塑料层,以覆盖第一重布线层且环绕第一晶片。在模塑料层及第一晶片上形成一第二重布线层。第二重布线层电性连接至第一重布线层。堆叠一第二晶片。第二晶片位于第一晶片的非主动面上,且第二晶片通过第二重布线层、第一重布线层及第一接合结构电性连接至第一晶片。
附图说明
图1A至1J是绘示出根据本发明一些实施例的晶片封装体的制造方法的剖面示意图。
图2是绘示出根据本发明一些实施例的晶片封装体的上视图。
图3A至3J是绘示出根据本发明一些实施例的晶片封装体的制造方法的剖面示意图。
图4A至4I是绘示出根据本发明一些实施例的晶片封装体的制造方法的剖面示意图。
图5A至5H是绘示出根据本发明一些实施例的晶片封装体的制造方法的剖面示意图。
其中,附图中符号的简单说明如下:
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于精材科技股份有限公司,未经精材科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910407970.6/2.html,转载请声明来源钻瓜专利网。