[发明专利]一种分级管理冗余存储的MRAM芯片

说明书

分级管理冗余存储的MRAM芯片包括：当芯片收到读指令时，对应一级和二级纠错控制器均判断读地址是否属于出错地址，是时返回冗余存储区中读地址对应的替换地址中的读数据，否则进行正常读操作；当芯片收到写指令时，对应一级纠错控制器判断写地址是否属于出错或失效地址，在是时判断是否有空闲的寄存器，在有空闲的寄存器时为该写地址分配空闲寄存器，在该空闲的寄存器内添加写地址和对应替换地址，将写数据写入冗余存储区中该写地址对应替换地址中；二级纠错控制器在一级纠错控制器内没有空闲的寄存器时，在寄存器中为该写地址分配空闲寄存器，在该空闲的寄存器内添加写地址和对应替换地址，将写数据写入冗余存储区中该写地址对应替换地址中。

技术领域

本发明涉及MRAM芯片技术领域，特别是涉及一种分级管理冗余存储的MRAM芯片。

背景技术

MRAM是一种新的内存和存储技术，可以像SRAM/DRAM一样快速随机读写，还可以像Flash闪存一样在断电后永久保留数据。它的经济性非常好，单位容量占用的硅片面积非常小，比SRAM有很大的优势；其制造工艺中需要的附加光罩数量较少，比嵌入式NOR Flash的成本优势更大。它的性能也相当好，读写时延接近SRAM，功耗则比闪存低得多。而且MRAM不像DRAM以及Flash那样与标准CMOS半导体工艺不兼容。MRAM可以和逻辑电路集成到一个芯片中。

MRAM的原理是基于一个叫做MTJ(磁性隧道结)的结构。它是由两层铁磁性材料夹着一层非常薄的非铁磁绝缘材料组成的。如图1：下面的一层铁磁材料是具有固定磁化方向的参考层，上面的铁磁材料是可变磁化方向的记忆层，它的磁化方向可以和固定磁化层相平行或反平行。由于量子物理的效应，电流可以穿过中间的隧道势垒层，但是MTJ的电阻和可变磁化层的磁化方向有关。前一种情况电阻低，后一种情况电阻高。

读取MRAM的过程就是对MTJ的电阻进行测量。使用比较新的STT-MRAM技术，写MRAM也比较简单：使用比读更强的电流穿过MTJ进行写操作。一个自下而上的电流把可变磁化层置成与固定层平行的方向，自上而下的电路把它置成反平行的方向。

每个MRAM的记忆单元由一个MTJ和一个MOS管组成。MOS管的gate连接到芯片的Word Line负责接通或切断这个单元，MTJ和MOS管串接在芯片的Bit Line上。读写操作在Bit Line上进行，如图2。

一个MRAM芯片由一个或多个MRAM存储单元的阵列组成，每个阵列有若干外部电路，如：行地址解码器：把收到的地址变成Word Line的选择；列地址解码器：把收到的地址变成Bit Line的选择；读写控制器：控制Bit Line上的读(测量)写(加电流)操作；输入输出控制：和外部交换数据，如图3。

MRAM的读出电路需要检测MRAM记忆单元的电阻。由于MTJ的电阻会随着温度等而漂移，一般的方法是使用芯片上的一些已经被写成高阻态或低阻态记忆单元作为参考单元，再使用读出放大器(Sense Amplifier)来比较记忆单元和参考单元的电阻。

对于MRAM存储芯片，常见有因小部分的存储单元由于制造工艺不完美失效，一般采用冗余单元进行替换。

美国专利US20030133333提出建立一个地址翻译器实现损坏单元的替换。美国专利US8929167提出在芯片中增加一个BIST系统，自动地测试存储单元，并自动地用冗余单元修补失效了的存储单元。美国专利US20150074474提出在每次开机时进行一次检测，替换损坏的单元。

冗余内存的管理，都需要一个地址翻译器或者叫纠错控制器。每一次读写操作，这个纠错控制器都需要把从主机收到的地址和其内部储存的失效或出错地址的替换表逐一进行比对，如果有一个符合，就启动冗余内存。现代内存的容量都非常大，即便一个很小比例的存储单元需要替换，这张替换表也非常巨大。逐一进行比对，付出的功耗代价非常大，速度也会受到影响。