[发明专利]金属栅极及其制造方法

说明书

本发明提供的一种金属栅极及其制造方法，提供一基底，基底包括第一区和第二区，基底上形成有栅极膜层、第一硬掩模层、硅材料层、复合有机层阻挡层和图形化的第一光刻胶层，图形化的第一光刻胶层具有初始第一图形和初始第二图形，初始第一图形具有第一开口，初始第二图形具有第二开口；形成图形化的硅材料层；生成第一图形；在基底上形成图形化的第二光刻胶，以图形化的第二光刻胶为掩模刻蚀第二区的硅材料层，以生成第二图形，形成图形化的第二硬掩模层；形成图形化的栅极膜层，从而优化了光刻工艺，降低了工艺难度，还降低了生产成本，减低工艺对后续形成的栅极第一图形和第二图形的形貌造成影响，降低了工艺难度，提高了工艺稳定性。

技术领域

本发明涉及一种半导体集成电路制造方法，特别是涉及一种金属栅极及其制造方法。

背景技术

随着半导体技术的发展，先进逻辑芯片工艺已经达到28nm节点以下的工艺制程。栅极工艺作为先进逻辑芯片工艺的核心技术，在进入28nm技术节点以后，栅极工艺由传统的多晶硅栅极转变为高介质常数(HK)栅介质层的金属栅极(MG)，通常简称HKMG。HKMG的形成工艺中，需要先生成多晶硅伪栅形貌(dummy gate)，在氧化硅隔离层填充后，再进行多晶硅去除，接着再填充金属，最后形成金属栅极(即gate last技术)，整个过程很是复杂。

随着芯片尺寸的进一步微缩，例如是在进入14nm Finfet(鳍式场效应晶体管)技术节点后，特别是从12/10nm节点开始，由于多晶硅伪栅形貌图形周期已经超出传统光刻机(例如是193浸没式光刻机)的曝光极限，因此，引进了自对准双重成像技术(SADP：SelfAligned Double Patterning)来定义栅极的线条图形，但是，采用这种技术形成的栅极图形中栅极线条的尺寸具有局限性。因此必须借助其他的工艺步骤来打破它的局限性，以形成不同尺寸的栅极线条，来满足芯片各种器件的要求。

为了得到不同尺寸的栅极线条，通常在图形密集的器件区用SADP形成氧化硅硬掩膜线条，然后利用有机复合阻挡层(tri-layer mask)形成逻辑区有机复合掩模线条图形，再通过干法刻蚀把图形转递到氮化硅硬掩膜层，接着以氮化硅硬掩膜层为掩模形成最终的不同尺寸的栅极线条，最终形成金属栅极。整个过程存在以下问题：

a.工艺步骤较复杂；

b.工艺难度较大，使得栅极图形不能精确的复制，造成整个工艺的工艺窗口很窄，不利于工艺稳定性。

发明内容

本发明的目的在于提供一种金属栅极及其制造方法，能够优化工艺，降低工艺难度，提高工艺窗口，从而达到降低成本，提高工艺稳定性。

为了解决上述问题，本发明提供了一种金属栅极的制造方法，包括以下步骤：

提供一基底，所述基底包括第一区和第二区，所述基底上形成有栅极膜层、第一硬掩模层、硅材料层、复合有机层阻挡层和图形化的第一光刻胶层，图形化的所述第一光刻胶层在第一区具有初始第一图形，在第二区具有初始第二图形，初始第一图形具有第一开口，初始第二图形具有第二开口；

以图形化的所述第一光刻胶层为掩模依次刻蚀所述复合有机层阻挡层和硅材料层，将所述初始第一图形和初始第二图形复制至所述硅材料层中，以形成图形化的硅材料层；

在所述基底上形成第二硬掩模层，所述第二硬掩模层覆盖了所述硅材料层的表面，以及所述第一开口和第二开口的侧壁，再刻蚀所述硅材料层表面上的所述第二硬掩模层，以生成第一图形；

在所述基底上形成图形化的第二光刻胶，以图形化的所述第二光刻胶为掩模刻蚀所述第二区的硅材料层，以生成第二图形，形成图形化的第二硬掩模层；以及

以所述硅材料层和图形化的第二硬掩模层为掩模，依次刻蚀所述第一硬掩模层和栅极膜层，并停止在部分深度的所述栅极膜层中，将所述第一图形和第二图形复制至栅极膜层中，以形成图形化的栅极膜层。