[发明专利]一种实验室通风柜玻璃门导轨机构及装置

权利要求书

1.一种实验室通风柜玻璃门导轨机构，其特征在于，包括：

导轨本体（1），其长度方向上设有与其长度方向一致的滑动槽（1-1）；

玻璃固定装置（2），其包括卡设于所述滑动槽（1-1）内且与所述滑动槽（1-1）内侧壁滑动连接的滑块（2-1）、固定设于所述滑块（2-1）远离所述导轨本体（1）一端的固定块（2-2）；

滚珠（3），设为平行且间隔设置的多个，多个所述滚珠（3）均匀排布且对应设于所述滑块（2-1）两侧壁，各所述滚珠（3）一侧壁固定于所述滑块（2-1）上、另一侧壁与所述滑动槽（1-1）内侧壁接触；

所述滑块（2-1）远离所述固定块（2-2）的一端侧壁两侧位置设有多个第一凹槽（2-12），各所述第一凹槽（2-12）内设有固定装置（4），所述固定装置（4）包括通过第一紧固销（7-1）固定于所述第一凹槽（2-12）内且与所述第一凹槽（2-12）尺寸相适配的紧固座（4-1），所述紧固座（4-1）侧壁设有贯穿设置的第一条形孔（4-11），各所述第一凹槽（2-12）同一高度的两侧壁对应设有固定孔，所述紧固座（4-1）底面设有立柱（4-2），所述立柱（4-2）外套设有第二弹簧（4-3），所述第一凹槽（2-12）底部内壁设有与所述第二弹簧（4-3）对应的第二弹簧固定槽（2-121），所述第二弹簧（4-3）一端套设于所述立柱（4-2）上、另一端固定于所述第二弹簧固定槽（2-121）底部，所述紧固座（4-1）远离所述立柱（4-2）的一端面上设有滚珠固定槽，所述滚珠（3）固定于所述滚珠固定槽内，各所述第一紧固销（7-1）依次穿过所述固定孔及其对应的第一条形孔（4-11）将所述紧固座（4-1）固定于所述第一凹槽（2-12）内；

所述滑块（2-1）底面设有缓冲装置安装槽（2-13），所述缓冲装置安装槽（2-13）内设有缓冲装置（6），所述缓冲装置（6）包括通过第二紧固销（7-2）固定于所述缓冲装置安装槽（2-13）内且与所述缓冲装置安装槽（2-13）尺寸相适配的缓冲座（6-1），所述缓冲座（6-1）侧壁设有贯穿设置的第二条形孔（6-11），所述缓冲装置安装槽（2-13）同一高度的两侧壁对应设有固定孔，所述缓冲座（6-1）底面设有紧固柱（6-2），所述紧固柱（6-2）外套设有第三弹簧（6-3），所述缓冲装置安装槽（2-13）底部内壁上设有与所述第三弹簧（6-3）对应的第三弹簧固定槽（2-131），所述第三弹簧（6-3）一端套设于所述紧固柱（6-2）上、另一端固定于所述第三弹簧固定槽（2-131）底部，所述缓冲座（6-1）远离所述紧固柱（6-2）的设有固定座，所述固定座的外径小于所述缓冲座（6-1）的外径，所述固定座远离所述缓冲座（6-1）的一端面上设有缓冲垫安装槽，所述缓冲垫安装槽内设有缓冲垫（6-4），所述缓冲装置安装槽（2-13）的槽口处设有与所述固定座尺寸适配的限位环（6-5），所述限位环（6-5）中间设有与所述固定座适配的通孔，所述限位环（6-5）套设于所述固定座外侧且外侧壁对应固定于所述缓冲装置安装槽（2-13）的槽口内侧壁，所述第二紧固销（7-2）依次穿过所述固定孔及其对应的第二条形孔（6-11）将所述缓冲座（6-1）固定于所述缓冲装置安装槽（2-13）内；

所述实验室通风柜玻璃门导轨机构还包括设于远离所述缓冲座的缓冲垫（6-4）一侧上的压力传感器（90）、与所述压力传感器（90）电性连接的处理器（10-1）、与所述处理器（10-1）电性连接的存储器（10-2）、以及与所述处理器（10-1）电性连接的报警装置（10-3）；

所述报警装置（10-3）包括过压保护电路、功率放大电路以及警示灯，警示灯的外表面上附着有防水层；

警示灯连接过压保护电路的正极端、另一端连接功率放大电路；

所述过压保护电路包括：电压输入端Vi、源极与所述电压输入端Vi连接的第一PMOS管P1、源极与所述第一PMOS管P1的源极并联的第二PMOS管P2，所述第二PMOS管P2的漏极与所述第一PMOS管P1的栅极并联，所述第二PMOS管P2的栅极连接有第一电阻R1，所述第一电阻R1的另一端与所述电压输入端Vi并联，所述第一电阻R1与所述第二PMOS管P2栅极的公共节点连接有第一电容C1，所述第二PMOS管P2漏极和所述第一PMOS管P1栅极的公共节点连接有第二电阻R2，所述第二电阻R2的另一端连接有NMOS管P3，所述第二电阻R2的另一端与所述NMOS管P3的源极连接，所述NMOS管P3的栅极与所述第一电容C1的另一端连接，所述第一电容C1和所述NMOS管P3栅极的公共节点连接有运算放大器U1，所述运算放大器U1的输出端与所述第一电容C1和所述NMOS管P3栅极的公共节点连接，所述运算放大器U1的输出端并联有第三电阻R3，所述第三电阻R3的另一端与所述运算放大器U1的第一供电段并联，所述运算放大器U1的第一输入端连接有第四电阻R4，所述运算放大器U1的第二输入端连接有第五电阻R5，所述运算放大器U1的第二输入端与第五电阻R5的公共节点连接有第六电阻R6，所述第五电阻R5与所述第六电阻R6串联，所述第四电阻R4和运算放大器U1第一输入端的公共节点连接有稳压管Z1，所述稳压管Z1的参考极与所述第四电阻R4和运算放大器U1第一输入端的公共节点连接，所述稳压管Z1的阴极连接有第七电阻R7，所述稳压管Z1的阳极与所述第四电阻R4的另一端、运算放大器U1的第二供电端、第六电阻R6的另一端、以及NMOS管P3的漏极并联，且连接在参考地GND上；所述过压保护电路还包括输入端与所述第一PMOS管P1的漏极连接的电感L、一端与所述电感L的输出端连接的第二电容C2，所述第二电容C2的另一端连接在参考地GND上，所述第二电容C2和电感L的公共节点与所述功率放大电路连接；

所述功率放大电路包括：三极管T1和三极管T2，三极管T1的基极上串联第三电容C3，三极管T1的发射极和三极管T2的发射极间串联第六电阻R6和第七电阻R7，三极管T1的集电极与三极管T2的集电极间串联第四电容C4，三极管T2的基极上串联第五电容C5。