[发明专利]一种基于FPGA的卷积神经网络IP核设计在审
| 申请号: | 201910391959.5 | 申请日: | 2019-05-08 |
| 公开(公告)号: | CN111914867A | 公开(公告)日: | 2020-11-10 |
| 发明(设计)人: | 卿粼波;俞辰;滕奇志;何小海;廖海鹏;王正勇 | 申请(专利权)人: | 四川大学 |
| 主分类号: | G06K9/62 | 分类号: | G06K9/62;G06N3/063;G06N3/04;G06N3/08 |
| 代理公司: | 暂无信息 | 代理人: | 暂无信息 |
| 地址: | 610065 四川*** | 国省代码: | 四川;51 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 一种 基于 fpga 卷积 神经网络 ip 设计 | ||
1.一种基于FPGA的卷积神经网络IP核设计,其特征在于主要包括以下步骤:
(1)数据输入,调整图片尺寸大小,提取处理后图片像素,将提取的图片像素输入到卷积神经网络IP核中;
(2)IP核卷积神经网络计算,该IP核卷积神经网络计算包括三个卷积层(Conv)计算模块,两个内积层(Inner)计算模块,一个分类层(Softmax)计算模块,步骤(1)提取到的图片像素输入到上述IP核中的各个计算模块,得到输出分类数据;
(3)分类数据输出,输出最后分类结果。
2.如权利要求1所述的FPGA卷积神经网络IP核设计,其特征在于,步骤(2)中所述IP核卷积神经网络计算包含以下步骤:
(1)参数权值结构化,将Caffe框架训练好的卷积网络的权重参数一层一层的提取出来,再将得到的参数进行定点量化;
(2)计算模块程序编写,根据定点量化后的参数在HLS开发工具中分计算模块编写程序,每一个计算模块都定义结构;
(3)卷积神经网络封装成IP核,将整个卷积神经网络的过程按计算模块顺序封装成IP核。
3.如权利要求2所述的IP核卷积神经网络计算,其特征在于步骤(1)中的参数权值结构化对不同网络层参数进行了(13,0),(14,0),(15,0)等不同方式的定点量化,所述参数定点量化模块用于降低FPGA资源消耗以及计算所用时钟周期,CNN网络中每一层的权值大小都相差很大,小数位的精度也不一致,需要对每一层选取适当的量化位宽,使得量化后的运算对识别率造成影响最低。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于四川大学,未经四川大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910391959.5/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种调制格式转换装置和方法
- 下一篇:半导体形成方法及其结构





