[发明专利]反熔丝存储单元及其形成方法

说明书

一种反熔丝存储单元及其形成方法，所述反熔丝存储单元包括：半导体衬底；位于所述半导体衬底中的有源区，所述有源区包括互连区和条状区，所述条状区位于互连区一侧并与互连区连接；覆盖所述有源区全部表面的栅介质层；位于所述栅介质层上的上电极层，所述上电极层完全覆盖所述有源区表面上的栅介质层；贯穿所述上电极层和栅介质层且与所述互连区连接的第一接触插塞；与所述上电极层连接的第二接触插塞。本发明的反熔丝存储单元的编程电压降低。

技术领域

本发明涉及存储器领域，尤其涉及一种熔丝存储单元及其形成方法。

背景技术

反熔丝是一种非常重要的可编程互联单元。基于反熔丝的半导体器件具有十分优越的性能，主要体现在以下几个方面：(1)具有非易失性。通过编程电压对反熔丝进行编程，编程后反熔丝由一种状态转变为另一种状态，这种状态的改变是不可逆的，并且改变后的编程状态可以永久保存。(2)具有高可靠性。有研究表明反熔丝器件的可靠性比专用集成电路的可靠性还要高1个数量级。(3)具有百分百可测性。反熔丝在编程前后表现出两种截然不同的电特性，使用测试电路可以实现大规模反熔丝阵列的全覆盖测试。(4)体积小、速度快、功耗低。使用先进的半导体工艺加工手段可以将反熔丝做的极小，从而能有效降低反熔丝的自身寄生电容，另一方面，编程后反熔丝电阻可以小至几十欧姆，因此反熔丝器件不仅速度快，而且功耗低。

反熔丝在未激活时是不导电的，而在激活(击穿、金属扩散、非晶硅变为多晶硅等)后变为导体，形成电连接，可以选择性地允许原本电学隔离的两个器件或芯片进行电学连接，且能提供用于进行逻辑操作的不同电阻值。

现有的反熔丝单元的基本结构为三明治结构，包括上下电极和位于上下电极间的反熔丝介质层。目前较为成熟的反熔丝结构主要包括：ONO(氧化硅-氮化硅-氧化硅)电熔丝、非晶硅反熔丝和栅氧化层反熔丝，其中，由于ONO电熔丝、非晶硅反熔丝的形成工艺与现有的CMOS工艺不兼容，因此最流行的反熔丝结构为栅氧化层反熔丝，利用衬底、栅氧化层和栅电极作为反熔丝的三明治结构。但现有的栅氧化层反熔丝的编程电压仍较大。

发明内容

本发明所要解决的技术问题是怎样降低现有的栅氧化层反熔丝的编程电压。

本发明提供了一种反熔丝存储单元，包括：

半导体衬底；

位于所述半导体衬底中的有源区，所述有源区包括互连区和条状区，所述条状区位于所述互连区一侧并与互连区连接；

覆盖所述有源区全部表面的栅介质层；

位于所述栅介质层上的上电极层，所述上电极层完全覆盖所述有源区表面上的栅介质层；

贯穿所述上电极层和所述栅介质层且与所述互连区连接的第一接触插塞；

与所述上电极层连接的第二接触插塞。

可选的，所述有源区的形状为长方形、正方形或不规则形状，所述上电极层的形状为长方形、正方形或不规则形状。

可选的，所述上电极层的面积大于或等于有源区的面积。

可选的，所述上电极层和栅介质层中具有第一通孔，所述第一通孔底部暴露出互连区的表面，所述第一接触插塞位于第一通孔中；所述互连区一侧的所述上电极层上具有第二通孔，所述第二接触插塞位于所述第二通孔中。

可选的，所述第一接触插塞与所述上电极层之间具有绝缘层，所述绝缘层的上表面不低于所述上电极层的上表面，所述绝缘层底面接触所述互连区。

可选的，所述绝缘层的导电性小于所述栅介质层的导电性。

可选的，在对所述反熔丝存储单元进行编程时，在所述第一接触插塞和所述第二接触插塞上施加编程电压，所述编程电压使得所述栅介质层被击穿。