[发明专利]基于复合型环形振荡器的降频分时A2木马检测方法及装置

权利要求书

1.一种基于复合型环形振荡器的降频分时A2木马检测方法，其特征在于，步骤包括：

S1.在待测芯片的门级网表生成阶段插入多功能控制器以及一个以上的复合型环形振荡器，所述复合型环形振荡器由链首控制单元以及多个用于显化木马的链内显化单元依次连成首尾相接的环形链状结构得到，由所述多功能控制器控制各所述复合型环形振荡器的工作模式；

S2.进行检测时，所述多功能控制器控制使所述复合型环形振荡器分时交替工作在正常功能模式和振荡模式以激活所植入的A2木马，所述振荡模式时所述复合型环形振荡器恒定输出交替变化的振荡信号；

S3.判断测试程序运行结束时的运行结果，若未能达到预期功能，则判定待测芯片可能被植入了A2木马。

2.根据权利要求1所述的基于复合型环形振荡器的降频分时A2木马检测方法，其特征在于，所述步骤S1的具体步骤为：获取待测芯片的原始电路中所有惰性单元的位置信息；根据获取的所述惰性单元的位置信息插入所需数量的所述复合型环形振荡器，将各所述复合型环形振荡器链内显化单元的输入端与所述惰性单元连接，所述链内显化单元的输出端与所述惰性单元的后继逻辑连接，插入所述多功能控制器后将所述多功能控制器的输出端与各所述复合型环形振荡器中链首控制器的使能端连接。

3.根据权利要求2所述的基于复合型环形振荡器的降频分时A2木马检测方法，其特征在于，所述步骤S1中具体配置两种类型的链首控制单元，包括由或门和与门依次连接构成的H1型链首控制电路、由与门和或门依次连接构成的H2型链首控制电路，所述H1型链首控制电路、H2型链首控制电路的输入信号包括：振荡使能信号RO_EN、振荡输入信号RO_I以及置位使能信号ST_EN，输出信号包括：振荡输出信号RO_F，所述振荡使能信号RO_EN、置位使能信号ST_EN由所述多功能控制器提供；

以及配置四种类型的链内显化单元，包括由与门和或非门依次连接构成的S1型链内显化电路、由与门和或门依次连接构成的S2型链内显化电路、由或门和与非门依次连接构成的S3型链内显化电路以及由或门和与门依次连接构成的S4型链内显化电路，所述S1型链内显化电路、S2型链内显化电路、S3型链内显化电路、S4型链内显化电路的输入信号均包括：惰性单元输出信号ORI_I、振荡输入信号RO_I，输出信号均包括：惰性单元后继逻辑输入信号ORI_F、振荡输出信号RO_F，所述后继逻辑输入信号ORI_F用于驱动惰性单元的后继逻辑；

各所述复合型环形振荡器中所述链首控制电路、链内显化电路按照指定的串链规则连成首尾相接的环形结构。

4.根据权利要求3所述的基于复合型环形振荡器的降频分时A2木马检测方法，其特征在于，所述串链规则为：

所述H1型链首控制电路后只能接S1型链内显化电路或S2型链内显化电路，所述H2型链首控制电路后只能接S3型链内显化电路或S4型链内显化电路；

所述S1型链内显化电路和S4型链内显化电路后只能接S3型链内显化电路或S4型链内显化电路，所述S2型链内显化电路和S3型链内显化电路后只能接S1型链内显化电路或S2型链内显化电路；

每个所述复合型环形振荡器的链内所包含的S1型链内显化电路和S3型链内显化电路的总数为奇数，若为偶数，在振荡器尾部插入奇数个反相器以凑成奇数；

当前级的振荡输入信号RO_I端口与上一级的振荡输出信号RO_F端口相连，当前级的振荡输出信号RO_F端口与下一级的振荡输入信号RO_I端口相连。