[发明专利]串行总线测试接口适配器

权利要求书

1.一种串行总线测试接口适配器，其特征在于，包括：

测试设备资源分配单元，用于建立测试资源和被测信号之间的电气连接关系，其中，所述测试资源具体包括：测试设备上的测试资源和适配器测试功能单元；

适配器测试功能单元，用于接收测试命令，在测试流程中测试设备无法完成的测试任务时，完成对所述被测信号的测试；将测试结果上传给测试设备。

2.如权利要求1所述的串行总线测试接口适配器，其特征在于，适配器测试功能单元具体包括：

测试计算机，用于调用和控制适配器测试功能单元上的全部硬件资源，并执行测试流程中的上下通讯，命令解析，信号测试和数据处理；

通讯资源模块，用于与测试设备和被测设备通讯，发送和接收测试数据，接收测试命令和上传测试结果；

测试资源模块，用于生成测试的模拟和数字信号，并为被测设备提供关键测试信息。

3.如权利要求2所述的串行总线测试接口适配器，其特征在于，所述通讯资源模块具体包括：5路RS422通讯通道，3路1553B通讯通道，其中1路1553B通道和1路RS 422通道用于同测试设备通讯，接收测试命令和上传测试结果；其他通讯资源模块用于和被测系统通讯，发送和接收测试数据。

4.如权利要求2所述的串行总线测试接口适配器，其特征在于，所述测试资源模块具体包括：8路数字多用表通道、16路开关量输出通道以及16路时序信号采集通道。

5.如权利要求3所述的串行总线测试接口适配器，其特征在于，所述测试计算机采用CPU+FPGA的设计架构，其中，采用DM642作为主控CPU，并在FPGA内部设计所有通讯协议逻辑和硬件控制逻辑，配合DSP实现适配器完整的运算和控制功能，所述DSP与FLASH和SDRAM连接。

6.如权利要求4所述的串行总线测试接口适配器，其特征在于，所述16路时序信号采集通道具体用于：进行时序信号采集时，每个通道接收且只接收一个脉冲信号，并采用脉冲整形电路进行信号整形，生成波形良好的脉冲信号，通过在脉冲整形电路和FPGA之间设置光耦实现隔离功能，保护所述测试计算机稳定运行，其中，所述脉冲整形电路具体包括：进行信号整形的比较器芯片和滤除干扰毛刺的多个小容值的滤波电容。

7.如权利要求5所述的串行总线测试接口适配器，其特征在于，所述16路开关量输出通道具体用于：在FPGA的控制下，在执行测试流程的过程中通过驱动电路和继电器电路进行开关状态的切换。

8.如权利要求5所述的串行总线测试接口适配器，其特征在于，所述1553B通讯通道具体为：利用FPGA内部逻辑实现专用芯片的1553B协议的物理层、数据链路层和传输层的功能，并采用DSP芯片作为主处理器实现专门1553B通讯中的收发控制，数据处理。