[发明专利]在半导体器件中形成跳跃通孔结构的方法和半导体器件

说明书

包含跳跃通孔结构的半导体器件以及形成跳跃通孔结构的方法包含在由至少一个其他互连层级分离的两个互连层级之间的互连件，即跳跃通孔，以连接Mx和Mx+2互连层级，其中介于中间的金属化层级(Mx+1)的部分位于跳跃通孔的路径中。

技术领域

本发明总体上涉及集成电路的互连结构，并且更具体地涉及在半导体器件中不相邻的多层级金属化层之间形成的跳跃通孔的制造方法以及得到的结构。

背景技术

在制造半导体器件中，多个电连接件典型地形成到每一个器件，并且基板上可以有数百万个器件。用导电材料填充的开口典型地形成为将器件连接件连接到较高的器件层级，以最终连接到电封装接触件。随着器件尺寸的缩小，这些电通孔之间的节距也一直在缩小。

通孔可以典型地穿过电介质层(例如层间电介质)形成到金属化层，并且形成到实际器件的部件。基板上的器件之间的电连接件以及从封装体接触件到器件的电连接件可以规划路径为穿过不同金属化的层，这可以当作配线(例如通道)。互连配线的多个层级典型地由穿过其形成通孔的介于之间的电介质层来分离。典型的集成电路封装体中，可以涉及七个或更多个金属化层级。电连接件的布局因此可以是非常复杂的。涉及对准掩模图案的多个图案化技术可以用于形成不同的层级。可以使用掩模化和蚀刻的多个循环。这典型地考虑到后段制程(BEOL)制造阶段。

随着器件尺寸越来越小，形成单独部件和电接触件变得越来越困难。因此需要以下方法：保留传统场效应晶体管(FET)结构的积极的方面，同时克服了由于形成较小器件部件和互连件创造的缩放问题。

发明内容

本发明的实施例总体上针对半导体器件中形成跳跃通孔结构的半导体器件和方法。跳跃通孔结构形成在半导体器件中的非限制性示例方法包含：形成第一互连层级(Mx)，其包含在具有一个或多个半导体器件的基板上沉积第一电介质层；在第一电介质层中形成至少一个第一金属导体，其中至少一个金属导体和第一电介质具有共面表面；以及在共面表面上沉积第一覆盖层。通过在第一覆盖层上沉积第二电介质层来形成第二互连层级(Mx+1)。至少一个第二金属导体形成在第二电介质层中，其中第二金属导体包含其顶部表面上的第二覆盖层和共同包封第二金属导体的衬垫层。第三互连层级(Mx+2)形成在第二互连层级上，并且包含在第二互连层级上沉积第二电介质层。在所述第二和第三电介质层中形成到第一金属导体的通孔开口，其中通孔开口暴露第二覆盖层的部分、第二金属导体的侧壁、以及所述第一覆盖层的部分。在通孔开口的底部处移除第一覆盖层以暴露第一金属导体的表面，并且将间隔体层沉积在包含第二金属导体的侧壁的通孔开口的侧壁上。用金属导体填充通孔开口，其中在第二互连层级中的第二金属导体与从第三互连层级延伸到第一互连层级的第一金属导体的填充的通孔开口电隔离，并且其中第一和第二覆盖层具有不同的蚀刻选择性。

根据本发明的一个或多个方面的半导体器件的非限制性示例包含第一互连层级(Mx)，该第一互连层级包含第一电介质层、第一金属导体和覆盖第一金属导体的第一覆盖层。第二互连层级(Mx+1)位于第一互连层级上，并且包含第二电介质层、第二金属导体、和覆盖第二金属导体的第二覆盖层，其中第二覆盖层相对于第一覆盖层具有不同的蚀刻选择性。第三互连层级(Mx+2)位于第二互连层级上，并且包括第三电介质层和第三金属导体。用金属填充的跳跃通孔开口从第三互连层级延伸到第一互连层级，其中在第二互连层级中的第二金属导体的包含其侧壁的部分位于跳跃通孔开口的路径中并且与填充的金属通孔开口电隔离。