[发明专利]屏蔽式沟槽器件

说明书

诸如沟槽MOSFET或IGBT的屏蔽沟槽功率器件采用具有下面的多晶硅屏蔽区域的栅极结构，该多晶硅屏蔽区域与器件的外延层或结晶层中的屏蔽区域接触。

相关申请的交叉引用

本申请文档要求于2019年3月25日提交的美国专利申请第16/363,812号的较早提交日的权益，要求于2018年5月8日提交的美国临时专利申请第62/668,800号的较早提交日的权益，要求于2018年6月11日提交的美国临时专利申请第62/683,576号的较早提交日的权益，所有这些专利申请都通过引用以其整体并入本文。

技术领域

本公开涉及一种沟槽器件以及一种形成垂直沟槽功率器件的方法。

背景技术

具有沟槽栅极的功率半导体器件已经成为工业标准，因为这种器件可以提供低导通电阻和相对高电压的快速开关。特别地，当前具有沟槽栅极结构的功率MOSFET(金属氧化物半导体场效应晶体管)可以实现20V至200V的击穿范围和低导通电阻。

屏蔽栅极或有时被称为分离栅极沟槽的MOSFET已经成为用于低压至中压功率MOSFET产品中高性能的当前选择。例如，美国专利第4,941,026号公开了一种具有沟槽内的第二栅极的沟槽功率MOSFET，用于低导通状态电阻。美国专利第5,998,833号公开了具有类似的分离栅极结构的沟槽功率MOSFET，用于高频率开关。美国专利第7,489,011号公开了沟槽MOSFET或沟槽隔离栅极双极晶体管(IGBT)，其可以包含在沟槽MOSFET或IGBT的栅极下方的沟槽中外延生长的场屏蔽区域。例如，Zia Hossain等(ISPSD2016,pp.391-394)、Nishiwaki等(ISPSD 2016,pp 215-218)、Deng等(ISPSD2016,pp.75-378)、以及Nishiwaki等(ISPSD 2017,pp.463-466)还研究了屏蔽栅极沟槽MOSFET的可靠性含义。

发明内容

本公开提供了一种沟槽器件，其包括：

第一导电类型的半导体层；

第二导电类型的屏蔽区域，其在所述半导体层中；

第二导电类型的屏蔽多晶硅区域，其在所述屏蔽区域上，并且由第一电介质间隔体横向地限定；

电介质层，其在所述屏蔽多晶硅区域上；以及

沟槽栅极结构，其在所述电介质层上；

第二导电类型的体区域，所述体区域的部分提供与所述沟槽栅极结构相邻的垂直沟道；以及

第一导电类型的源极区域，其在所述体区域中，所述沟槽栅极结构对流经包括所述源极区域和所述垂直沟道的场效应晶体管的电流进行控制。

在一实施方式中，所述器件还包括延伸到在所述半导体层中的接触沟槽中的金属接触体，所述接触沟槽在所述半导体层中比所述栅极结构浅。

在一实施方式中，所述器件还包括：

衬底，其与底部电极形成欧姆接触，所述半导体层与所述衬底形成结；其中，

所述屏蔽区域是所述第二导电类型的多个屏蔽区域中的一个，其在所述半导体层中；

所述屏蔽多晶硅区域是所述第二导电类型的多个屏蔽多晶硅区域中的一个，所述屏蔽多晶硅区域中的每一个由电介质间隔体横向地限定，所述屏蔽多晶硅区域分别位于所述屏蔽区域上；以及

所述沟槽栅极结构是多个栅极沟槽结构中的一个，所述多个栅极沟槽结构分别在所述屏蔽多晶硅区域上，每个所述栅极沟槽结构包含在所述屏蔽多晶硅区域中的下面的一个上的电介质层，以及所述电介质层上的导电栅极。

在一实施方式中，所述器件还包括：