[发明专利]一种LED的外延结构及其制作方法

说明书

本申请实施例公开了一种LED的外延结构及其制作方法，该外延结构包括：衬底、缓冲层、未掺杂GaN层、N型掺杂GaN层、超晶格结构、多量子阱层、电流扩展层以及P型掺杂GaN层，其中，所述超晶格结构朝向所述多量子阱层一侧表面具有多个V形坑；所述超晶格结构包括至少两个层叠的超晶格单元，所述超晶格单元包括：浅阱层、位于所述浅阱层朝向所述N型掺杂GaN层一侧的P型掺杂浅垒层、位于所述浅阱层与所述P型掺杂浅垒层之间的未掺杂浅垒层以及位于所述未掺杂浅垒层与所述浅阱层之间的N型掺杂浅垒层。该LED的外延结构，不仅发光效率高，而且抗静电能力强。

技术领域

本申请涉及LED技术领域，尤其涉及一种LED的外延结构及其制作方法。

背景技术

LED(Light Emitting Diode，发光二极管)具有体积小、寿命长、功耗低等优点，被广泛应用于固体照明、液晶显示的背光源、汽车灯等领域。

Ⅲ族氮化物材料作为第三代半导体材料，是LED的重要制作材料，但是，现有InGaN/GaN LED的发光效率较低。

发明内容

为解决上述技术问题，本申请实施例提供了一种LED的外延结构及其制作方法，以提高LED的发光效率。

为解决上述问题，本申请实施例提供了如下技术方案：

一种LED的外延结构，包括：

衬底；

位于所述衬底第一侧表面的缓冲层；

位于所述缓冲层背离所述衬底一侧的未掺杂GaN层；

位于所述未掺杂GaN层背离所述缓冲层一侧的N型掺杂GaN层；

位于所述N型掺杂GaN层背离所述未掺杂GaN层一侧的超晶格结构，所述超晶格结构包括至少两个层叠的超晶格单元；

位于所述超晶格结构背离所述N型掺杂GaN层一侧的多量子阱层；

位于所述多量子阱层背离所述超晶格结构一侧的电流扩展层；

位于所述电流扩展层背离所述多量子阱层一侧的P型掺杂GaN层；

其中，所述超晶格结构朝向所述多量子阱层一侧表面具有多个V形坑；所述超晶格单元包括：浅阱层、位于所述浅阱层朝向所述N型掺杂GaN层一侧的P型掺杂浅垒层、位于所述浅阱层与所述P型掺杂浅垒层之间的未掺杂浅垒层以及位于所述未掺杂浅垒层与所述浅阱层之间的N型掺杂浅垒层。

可选的，所述P型掺杂浅垒层为镁掺杂的GaN层；

所述P型掺杂浅垒层的厚度取值范围为15nm～50nm，包括端点值。

可选的，所述P型掺杂浅垒层中镁的掺杂浓度取值范围为2E18/cm3～9E18/cm3，包括端点值。

可选的，所述未掺杂浅垒层为未掺杂的GaN层；

所述未掺杂浅垒层的厚度取值范围为5nm～25nm，包括端点值。

可选的，所述N型掺杂浅垒层为硅掺杂的GaN层；

所述N型掺杂浅垒层的厚度取值范围为15nm～50nm，包括端点值。

可选的，所述N型掺杂浅垒层中硅的掺杂浓度取值范围为2E18/cm3～9E18/cm3，包括端点值。

可选的，所述超晶格结构中包括的所述超晶格单元的数量取值范围为2～10，包括端点值。

可选的，所述超晶格结构的厚度取值范围为80nm～450nm，包括端点值；

所述超晶格结构的生长温度取值范围为800℃-900℃，包括端点值。