[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，形成方法包括：提供基底，基底包括衬底、位于衬底上的栅极结构、位于栅极结构上的绝缘盖帽层以及位于栅极结构之间衬底上的源漏连接层，源漏连接层的顶面低于绝缘盖帽层的顶面；在绝缘盖帽层上形成刻蚀停止层；在源漏连接层上形成源漏介电层；采用第一刻蚀工艺去除源漏连接层上的源漏介电层，形成第一开口；在第一刻蚀工艺中，绝缘盖帽层的被刻蚀速率小于源漏介电层的被刻蚀速率，且刻蚀停止层的被刻蚀速率小于绝缘盖帽层的被刻蚀速率；在第一开口中形成源漏接触孔插塞。形成第一开口的过程中，刻蚀停止层不容易被刻蚀去除，降低了源漏接触孔插塞与栅极结构发生桥接的概率，优化了半导体结构的电学性能。

技术领域

本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

随着集成电路制造技术的不断发展，人们对集成电路的集成度和性能的要求变得越来越高。为了提高集成度，降低成本，元器件的关键尺寸不断变小，集成电路内部的电路密度越来越大，这种发展使得晶圆表面无法提供足够的面积来制作所需要的互连线。

为了满足关键尺寸缩小过后的互连线所需，目前不同金属层或者金属层与基底的导通是通过互连结构实现的。互连结构包括互连线和形成于接触开口内的接触孔插塞。接触孔插塞与半导体器件相连接，互连线实现接触孔插塞之间的连接，从而构成电路。

晶体管结构内的接触孔插塞包括位于栅极结构表面的栅极接触孔插塞，用于实现栅极结构与外部电路的连接，还包括位于源漏掺杂层表面的源漏接触孔插塞，用于实现源漏掺杂层与外部电路的连接。

目前，为实现晶体管面积的进一步缩小，引入了有源栅极接触孔插塞(ContactOver Active Gate，COAG)工艺。与传统的栅极接触孔插塞位于隔离区域的栅极结构上方相比，COAG工艺能够把栅极接触孔插塞做到有源区(Active Area，AA)的栅极结构上方，从而进一步节省芯片的面积。

发明内容

本发明实施例解决的问题是提供一种半导体结构及其形成方法，优化半导体结构的电学性能。

为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底包括衬底、位于所述衬底上的栅极结构、位于所述栅极结构上的绝缘盖帽层以及位于所述栅极结构之间所述衬底上的源漏连接层，所述源漏连接层的顶面低于所述绝缘盖帽层的顶面；在所述绝缘盖帽层上形成刻蚀停止层；在所述源漏连接层上形成源漏介电层；采用第一刻蚀工艺去除所述源漏连接层上的所述源漏介电层，形成第一开口；在所述第一刻蚀工艺中，所述绝缘盖帽层的被刻蚀速率小于源漏介电层的被刻蚀速率，且刻蚀停止层的被刻蚀速率小于绝缘盖帽层的被刻蚀速率；在所述第一开口中形成源漏接触孔插塞。

相应的，本发明实施例还提供一种半导体结构，包括：基底，所述基底包括衬底、位于所述衬底上的栅极结构、位于所述栅极结构上的绝缘盖帽层以及位于所述栅极结构之间所述衬底上的源漏连接层；刻蚀停止层，位于所述绝缘盖帽层上；源漏介电层，位于所述刻蚀停止层之间的所述源漏连接层上；源漏接触孔插塞，位于所述源漏连接层上，且与所述源漏连接层连接。

与现有技术相比，本发明实施例的技术方案具有以下优点：

本发明实施例在所述绝缘盖帽层上形成刻蚀停止层；在采用第一刻蚀工艺刻蚀所述源漏连接层上的所述源漏介电层，形成露出所述源漏连接层的第一开口的过程中，所述绝缘盖帽层的被刻蚀速率小于源漏介电层的被刻蚀速率，且刻蚀停止层的被刻蚀速率小于绝缘盖帽层的被刻蚀速率。所述刻蚀停止层不容易被刻蚀去除，从而所述刻蚀停止层下方的所述绝缘盖帽层损伤较小，形成的所述第一开口不容易露出所述栅极结构，进而形成在所述第一开口中的源漏接触孔插塞不容易与栅极结构连接，降低了源漏接触孔插塞与栅极结构发生桥接的概率，优化了半导体结构的电学性能。

附图说明

图1至图4一种半导体结构的形成方法中各步骤对应的结构示意图；