[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，所述形成方法包括：形成基底，所述基底包括二极管区，所述基底包括衬底以及凸出于所述衬底的半导体柱，所述衬底和所述半导体柱内掺杂有第一类型离子；在所述二极管区的衬底和半导体柱的侧壁上形成掺杂层，所述掺杂层内掺杂有第二类型离子，且所述第二类型离子与所述第一类型离子的导电类型不同。本发明实施例有利于提升半导体结构的性能。

技术领域

本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

随着半导体技术的不断进步，半导体器件向着高集成度、高质量的方向发展，半导体器件的特征尺寸相应减小。半导体器件的特征尺寸的减小意味着在同一芯片上可以形成较多的半导体器件。

半导体二极管又称晶体二极管，简称二极管(diode)，是半导体领域常用的电子器件。在二极管内部有一个PN结，这种电子器件按照外加电压的方向，具备单向导电性。二极管中的PN结是由p型半导体和n型半导体形成的p-n结界面。在其界面的两侧形成空间电荷层，构成自建电场。当外加电压等于零时，由于p-n结两边载流子的浓度差引起扩散电流和由自建电场引起的漂移电流相等而处于电平衡状态。半导体二极管在许多电路中都起着重要的作用，其应用也非常广泛。

发明内容

本发明实施例解决的问题是提供一种半导体结构及其形成方法，提升半导体结构的性能。

为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：形成基底，所述基底包括二极管区，所述基底包括衬底以及凸出于所述衬底的半导体柱，所述衬底和所述半导体柱内掺杂有第一类型离子；在所述二极管区的衬底和半导体柱的侧壁上形成掺杂层，所述掺杂层内掺杂有第二类型离子，且所述第二类型离子与所述第一类型离子的导电类型不同。

相应的，本发明实施例还提供一种半导体结构，包括：基底，所述基底包括二极管区，所述基底包括衬底以及凸出于所述衬底的半导体柱，所述衬底和所述半导体柱内掺杂有第一类型离子；掺杂层，位于所述二极管区的衬底和半导体柱侧壁上，所述掺杂层内掺杂有第二类型离子，所述第二类型离子与所述第一类型离子的导电类型不同。

与现有技术相比，本发明实施例的技术方案具有以下优点：

本发明实施例通过使所述掺杂层位于所述二极管区的衬底和半导体柱的侧壁上，增大了所述掺杂层与所述基底的接触面积，相应提高了所述掺杂层与基底所形成PN结(junction)界面的面积，从而提高了二极管(diode)器件的性能以及导通静电电流(ESDcurrent)的能力。

可选方案中，所述基底还包括MOS区，形成掺杂层的步骤中，掺杂层还形成于MOS区的衬底上，MOS区衬底上的掺杂层作为源区，从而将形成MOS器件与形成二极管器件的工艺步骤相整合，有利于简化工艺流程、提高制造效率，同时，本发明实施例中的源区未形成于MOS区半导体柱的底部或衬底内，源区内的掺杂离子向沟道区扩散的概率较小，有利于改善短沟道效应，且本发明实施例可适当增加所述源区的掺杂浓度，有利于降低源区的电阻以及源区与后续接触孔插塞的接触电阻，相应提升了MOS器件的性能。

附图说明

图1是一种半导体结构的结构示意图；

图2是另一种半导体结构的结构示意图；

图3至图19是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。

具体实施方式

目前所形成的器件仍有性能不佳的问题。现结合两种半导体结构分析器件性能不佳的原因。

参考图1，示出了一种半导体结构的结构示意图。