[发明专利]半导体器件的制备方法

权利要求书

1.一种半导体器件的制备方法，所述半导体器件包括工作结构和对所述工作结构进行保护的保护结构，其特征在于，所述制备方法包括：

提供半导体衬底，所述半导体衬底包括原胞区和非原胞区；

在所述非原胞区的半导体衬底内形成第一沟槽，并在所述第一沟槽内壁和所述非原胞区的半导体衬底上形成栅氧化层，以及在所述第一沟槽内填充多晶硅栅和在所述栅氧化层和所述第一沟槽上形成多晶硅栅层；

在所述非原胞区的多晶硅栅层上形成具有第一导电类型掺杂的半导体层；

以所述半导体层为掩模对所述原胞区的半导体衬底进行第一导电类型阱注入，在所述原胞区的半导体衬底内形成阱区；

对所述阱区进行掺杂以在所述原胞区内形成所述工作结构，对所述半导体层进行掺杂以在所述非原胞区上形成所述保护结构；

在所述工作结构和所述保护结构上形成层间介质层，并在所述层间介质层内和所述第一沟槽上形成接触孔，以及在所述层间介质层上形成与所述接触孔连接的金属互连层，通过所述金属互连层和所述接触孔连接所述工作结构和所述保护结构；

其中，利用所述第一沟槽将所述保护结构的一端通过所述接触孔引出，以避免保护结构两端的金属互连层在所述半导体层上方的层间介质层形成金属互连层打开区域。

2.根据权利要求1所述的制备方法，其特征在于，所述第一沟槽底壁的栅氧化层厚度小于所述第一沟槽侧壁和所述非原胞区的半导体衬底上的栅氧化层厚度。

3.根据权利要求2所述的制备方法，其特征在于，所述第一沟槽底壁的栅氧化层厚度为所述第一沟槽侧壁或所述非原胞区的半导体衬底上的栅氧化层厚度的70％，且随着所述栅氧化层厚度的增加，比例逐渐减小。

4.根据权利要求1所述的制备方法，其特征在于，所述多晶硅栅层的厚度取值范围为400A～600A。

5.根据权利要求1所述的制备方法，其特征在于，所述工作结构为VDMOS管，在对所述原胞区的半导体衬底进行第一导电类型阱注入之前，还包括：

在所述原胞区的半导体衬底内形成第二沟槽，并在所述第二沟槽内壁形成栅氧化层，以及在所述第二沟槽内填充多晶硅栅。

6.根据权利要求5所述的制备方法，其特征在于，所述保护结构为二极管，所述对所述阱区进行掺杂以在所述原胞区内形成所述工作结构，对所述半导体层进行掺杂以在所述非原胞区上形成所述保护结构，包括：

对所述阱区进行第二导电类型掺杂形成源区，对所述半导体层的部分区域进行第二导电类型掺杂以形成并列的第一导电类型半导体结构和第二导电类型半导体结构。

7.根据权利要求6所述的制备方法，其特征在于，所述半导体层形成多个所述第一导电类型半导体结构和多个所述第二导电类型半导体结构，所述第一导电类型半导体结构与所述第二导电类型半导体结构的数目不同，所述第一导电类型半导体结构与所述第二导电类型半导体结构交替设置，且中间位置处和最外端位置处的半导体结构的下方分别对应有一个第一沟槽。

8.根据权利要求7所述的制备方法，其特征在于，所述在所述工作结构和所述保护结构上形成层间介质层，并在所述层间介质层内和所述第一沟槽上形成接触孔，以及在所述层间介质层上形成与所述接触孔连接的金属互连层，通过所述金属互连层和所述接触孔连接所述工作结构和所述保护结构，包括：

在所述源区、所述第二沟槽、所述第一导电类型半导体结构和所述第二导电类型半导体结构上形成层间介质层，在所述源区上方的层间介质层上形成第一接触孔并引出与所述源区连接的源极，在所述第二沟槽上方的层间介质层上形成第二接触孔并引出与所述多晶硅栅连接的栅极，在所述中间位置处的半导体结构上方的层间介质层上形成第三接触孔并引出与所述多晶硅栅连接的所述二极管的第一极，在所述最外端位置处的半导体结构下方的第一沟槽上形成第四接触孔并引出与所述多晶硅栅连接的所述二极管的第二极，在所述层间介质层上形成金属互连层，使第一极与源极连接，第二极与栅极连接。