[发明专利]用于深度学习加速的非常低精度浮点表示

权利要求书

1.一种方法，包括：

使用由非常低精度VLP格式表示的数字来配置用于浮点计算的专用电路，其中该VLP格式包括少于十六位；

进一步配置专用电路以将该VLP格式分配为符号位、指数位e和尾数位p；

操作进一步配置的专用电路以存储VLP格式的数值的近似值，其中该近似值被表示为分数的倍数的函数，其中该分数是能够仅使用尾数位表示的离散值的数量的倒数；以及

附加地配置专用电路以用与“非数字”值NaN相同的方式用VLP格式表示无穷大。

2.如权利要求1所述的方法，其中VLP格式使用八个位，其中该格式使用五个位作为指数位并且使用两个位作为尾数位。

3.如权利要求2所述的方法，其中分数的倍数的函数是

(-1)^s*2^(e-b)*(1+f/4)

其中s是能由单个符号位表示的可能值并且是0或1，其中e是能由五个指数位表示的三十二个可能值之一并且是从0到31，其中b是偏离率，并且其中f是能由两个尾数位表示的四个可能值之一并且是从0到3。

4.如权利要求1所述的方法，其中VLP格式使用九个位，其中该格式使用六个位作为指数位并且使用两个位作为尾数位。

5.如权利要求4所述的方法，其中分数的倍数的函数是

(-1)^s*2^(e-b)*(1+f/4)

其中s是能由单个符号位表示的可能值并且是0或1，其中e是能由六个指数位表示的六十四个可能值之一并且是从0到63，其中b是偏离率，并且其中f是能由两个尾数位表示的四个可能值之一并且是从0到3。

6.如权利要求1所述的方法，其中VLP格式使用九个位，其中该格式使用五个位作为指数位并且使用三个位作为尾数位。

7.如权利要求6所述的方法，其中分数的倍数的函数是

(-1)^s*2^(e-b)*(1+f/8)

其中s是能由单个符号位表示的可能值并且是0或1，其中e是能由五个指数位表示的三十二个可能值之一并且是从0到31，其中b是偏离率，并且其中f是能由三个尾数位表示的八个可能值之一并且是从0到7。

8.如权利要求1所述的方法，其中VLP格式使用总共十五个位，其中该格式使用n个位作为指数位并且使用p个位作为尾数位，使得n+p等于十四，其中一个位被保留用于符号。

9.如权利要求1所述的方法，其中专用电路包括浮点单元FPU。

10.如权利要求1所述的方法，还包括：

在VLP格式下，在操作专用电路时，当表示零、无穷大和NaN时，忽略符号位。

11.如权利要求1所述的方法，其中VLP格式仅保留两个表示，一个保留表示零，另一个保留表示NaN。

12.如权利要求1所述的方法，其中表示近似值的函数被表述为(-1)^s*2^(e-bias)*(1+f/(2^p))

其中e是从0到2^(n)-1，

F是从0到2^(p)-1，

n＝指数位的数量，以及

p＝尾数位的数量。

13.一种计算机可读介质，其上存储程序指令，所存储的程序指令包括实现权利要求1-12之一所述的方法中的步骤的程序指令。

14.一种计算机系统，包括处理器、计算机可读存储器和计算机可读存储设备，以及存储在存储设备上以供处理器经由存储器执行的程序指令，所存储的程序指令包括实现权利要求1-12之一所述的方法中的步骤的程序指令。

15.一种计算机系统，包括用于实现权利要求1-12之一所述的方法中的步骤的装置。