[发明专利]输出驱动器、以及具有其的半导体存储器设备和存储器系统

说明书

输出驱动器包括：预驱动器，接收驱动器控制代码以在执行读取操作的同时响应于数据而生成上拉控制信号或下拉控制信号；片上终止控制器，接收第一片上终止控制代码以在执行写入操作的同时响应于片上终止使能信号而生成第一片上终止控制信号；和主驱动器，包括在执行读取操作的同时响应于上拉控制信号而生成高电平输出数据并且在执行写入操作的同时响应于第一片上终止控制信号而利用第一高电压来终止高电平输入数据并且利用第一低电压来终止低电平输入数据的上拉n沟道金属氧化物半导体(NMOS)驱动器、和在执行读取操作的同时响应于下拉控制信号而生成低电平输出数据的下拉NMOS驱动器。

相关申请的交叉引用

本申请要求对于2018年8月6日在韩国知识产权局提交的韩国专利申请No.10-2018-0091246的优先权，其公开内容通过引用整体并入本文。

技术领域

本发明构思的示例性实施例涉及输出驱动器、以及具有该输出驱动器的半导体存储器设备和存储器系统。

背景技术

存储器系统可以包括半导体存储器设备和存储器控制器。半导体存储器设备和存储器控制器可以使用低电压摆动终止逻辑(low-voltage swing-terminated logic，LVSTL)输入和输出(input-and-output，IO)接口接收或输出数据。根据LVSTL IO接口，当半导体存储器设备和存储器控制器中的每一个输出数据时，半导体存储器设备和存储器控制器中的每一个可以使用包括用于驱动高电平数据的上拉n沟道金属氧化物半导体(n-channel metal-oxide-semiconductor，NMOS)驱动器和用于驱动低电平数据的下拉NMOS驱动器的输出驱动器生成输出数据。

发明内容

根据本发明构思的示例性实施例，输出驱动器包括：预驱动器，被配置为接收驱动器控制代码以在执行读取操作的同时响应于数据而生成上拉控制信号或下拉控制信号；片上终止控制器，被配置为接收第一片上终止控制代码以在执行写入操作的同时响应于片上终止使能信号而生成第一片上终止控制信号；以及主驱动器，包括上拉n沟道金属氧化物半导体(NMOS)驱动器和下拉NMOS驱动器。上拉NMOS驱动器被配置为在执行读取操作的同时响应于上拉控制信号生成高电平输出数据，并被配置为在执行写入操作的同时响应于第一片上终止控制信号利用低于或等于输出电源电压的第一高电压来终止高电平输入数据，并且利用第一高电压与接地电压之间的第一低电压来终止低电平输入数据。下拉NMOS驱动器被配置为在执行读取操作的同时响应于下拉控制信号生成低电平输出数据。

根据本发明构思的示例性实施例，半导体存储器设备包括：命令和地址生成器，被配置为解码反相芯片选择信号以及包括在命令和地址中的命令信号以生成写入命令或读取命令，并且生成包括在命令和地址中的地址信号作为行地址或者列地址；延迟控制信号生成器，被配置为响应于写入命令而生成使用写入延迟的值激活并且使用写入延迟的值和突发长度的值停用的片上终止使能信号，并且响应于读取命令而生成使用读取延迟的值激活并且使用读取延迟的值和突发长度的值停用的读取控制信号；存储器单元阵列，包括多个存储器单元并且被配置为从响应于行地址和列地址而选择的存储器单元接收数据或向其输出数据；片上终止控制器，被配置为接收第一片上终止控制代码以响应于写入命令和片上终止使能信号而生成第一片上终止控制信号；预驱动器，被配置为响应于读取控制信号而被使能，并且响应于从存储器单元阵列输出的数据而生成作为上拉控制信号或下拉控制信号的驱动器控制代码；以及主驱动器，包括上拉NMOS驱动器和下拉NMOS驱动器。上拉NMOS驱动器被配置为响应于上拉控制信号而生成高电平输出数据，或者响应于第一片上终止控制信号利用低于或等于输出电源电压的第一高电压来终止高电平输入数据并且利用第一高电压与接地电压之间的第一低电压来终止低电平输入数据。下拉NMOS驱动器被配置为响应于下拉控制信号而生成低电平输出数据。