[发明专利]低成本的沟槽型功率半导体器件的制备方法

说明书

本发明涉及一种低成本的沟槽型功率半导体器件的制备方法，其在半导体衬底的终端区设置衬底终端沟槽，终端区的第二导电类型体区与衬底终端沟槽配合形成所需的终端区结构，而得到第二导电类型体区时不需要掩模版，与现有工艺相比，使得沟槽型功率半导体器件在正面结构制备时能少用一块掩模版，有效降低了功率半导体器件的制备成本。利用有源区内存在的衬底第二导电类型基区，能实现对有源区内第二导电类型的掺杂浓度进行调节，保证了所制备得到功率半导体器件终端区的击穿特性以及有源区的导通特性，整个工艺过程与现有工艺兼容，安全可靠。

技术领域

本发明涉及一种制备方法，尤其是一种低成本的沟槽型功率半导体器件的制备方法，属于功率半导体器件制备工艺的技术领域。

背景技术

目前，功率半导体器件飞速发展，一方面，IGBT以及VDMOS的技术不断革新，以实现优异的性能；另一方面，低成本也成为功率半导体发展的追求目标。功率半导体加工费用中，掩膜版的成本以及相应的光刻工艺往往是主要的，因此降低掩膜版数量成为降低器件成本的关键。多数的情况是，高性能器件与低成本之间往往是折中的关系，除非出现新的器件、工艺方法等等。

如图1～图11所示，为现有沟槽型功率半导体器件正面结构的制备工艺步骤，具体地，

如图1所示，提供N型的半导体基板1，并在半导体基板1的正面上涂覆基板第一光刻胶层2，利用基板第一掩模版3对基板第一光刻胶层2进行光刻，以得到贯通基板第一光刻胶层2的基板第一光刻胶层窗口4。

如图2所示，利用基板第一光刻胶层2以及基板第一光刻胶层窗口4对半导体基板1的正面进行注入，以得到位于终端区的终端环5，所述终端环5与基板第一光刻胶层2的基板第一光刻胶层窗口4对应。

如图3所示，去除上述基板第一光刻胶层2，并在上述半导体基板1的正面设置场氧化层7、覆盖于所述场氧化层7上的基板第二光刻胶层8，利用基板第二掩模版6对基板第二光刻胶层8进行光刻，并利用光刻后的基板第二光刻胶层8对与有源区对应的场氧化层7进行刻蚀，从而能得到位于终端区上的场氧化层7；

如图4所示，去除上述基板第二光刻胶层8，并在上述半导体基板1的有源区以及场氧化层7上涂覆基板第三光刻胶层9，利用基板第三掩模版10对基板第三光刻胶层9进行光刻，以得到贯通基板第三光刻胶层9的基板第三光刻胶层窗口12；利用基板第三光刻胶层9以及基板第三光刻胶层窗口12对有源区的半导体基板1进行刻蚀，以得到位于有源区内的有源区沟槽11。

如图5所示，去除上述基板第三光刻胶层9，在上述有源区沟槽11内生长绝缘栅氧化层13，并在生长有绝缘栅氧化层13的有源区沟槽11内填充沟槽导电多晶硅14，并刻蚀掉多余的多晶硅。

如图6所示，在上述半导体基板1的上方进行P型离子的注入与推进，以得到位于有源区内的基板P型基区15，同时，利用半导体基板1上的场氧化层7能阻挡P型离子置入到终端区，基板P型基区15位于有源区沟槽11槽底的上方。

如图7所示，在上述半导体基板1的上方进行N型离子的置入与推进，以得到位于有源区内的基板N+有源层16，所述基板N+有源层16位于基板P型基区15的上方，利用场氧化层7能阻挡N型离子注入到终端区域。

如图8所示，在上述半导体基板1的正面上介质层淀积，所述介质层覆盖在基板N+有源层16以及场氧化层7上，以得到基板介质层17，所述基板介质层17覆盖有源区沟槽11的槽口；在基板介质层17上涂覆基板第四光刻胶层18，利用基板第四掩模版19对基板第四光刻胶层18进行光刻，以得到贯通基板第四光刻胶层18的基板第四光刻胶层窗口20，所述基板第四光刻胶层窗口20位于有源区的上方。

如图9所示，利用基板第四光刻胶层18以及基板第四光刻胶层窗口20对基板介质层17、基板N+有源层16进行刻蚀，以得到与基板第四光刻胶层窗口20对应的基板接触孔24，所述基板接触孔24贯通基板介质层17，且在有源区沟槽11的两侧得到基板N+源区23。