[发明专利]一种阵列基板及其制造方法

说明书

本发明提出了一种阵列基板及其制造方法，属于显示技术领域；该阵列基板包括多层薄膜晶体管和平坦化层，多层薄膜晶体管包括：第一薄膜晶体管和第二薄膜晶体管，平坦化层位于第一薄膜晶体管和第二薄膜晶体管之间；其中第一薄膜晶体管的公共电极和第二薄膜晶体管的栅极采用同一层透明导电材料形成；本发明所提出的阵列基板在同一投影区域内设置至少两颗层叠的薄膜晶体管，使得显示器在实现像素自驱动、超窄边框等功能的同时，维持较大的像素开口率；并由同一层透明导电材料形成第一薄膜晶体管的公共电极和第二薄膜晶体管的栅极，节约光罩数量，节省成本。

技术领域

本发明属于显示技术领域，具体涉及阵列基板及其制造方法。

技术背景

电子消费品的多功能化要求单个电子器件的数量逐渐增多，而尺寸逐渐变小。然而，平面空间内实现高密度薄膜晶体管的设计对工艺和稳定性提出了考验。

现有的采用单层薄膜晶体管的阵列基板结构如图1所示，在一个投影区域内只存在一个薄膜晶体管。该阵列基板由下至上依次包括：位于衬底基板100上的栅极101、栅极绝缘层102、有源层103、与有源层103相接触的源极1041和漏极1042、第一绝缘层105、平坦化层106、公共电极107、第二绝缘层108以及像素电极109。在一些特殊设计的显示器（如自驱动像素区域显示器、智能显示器、超窄边框显示器）中，常需要在一个像素区域内设置多个相同或不同功能的薄膜晶体管，采用单层薄膜晶体管会降低像素开口率，并且会增加走线的复杂程度和负载。

采用上下层叠层排列的薄膜晶体管可以起到增大薄膜晶体管密度的作用。张建军等的发明专利（CN105470205B）提出了一种多层低温多晶硅薄膜晶体管。但该专利中每层薄膜晶体管的制备方法相同，均需要分别沉积栅极、低温多晶硅层、源极、漏极等。实际生产中，要实现该专利目的，每一层薄膜晶体管都需要经历完全独立的制备流程，使工艺步骤大大增加，良率降低。

发明内容

本发明提供了一种阵列基板及其制造方法，该阵列基板在同一投影区域内设置至少两颗薄膜晶体管，并采用同一层透明导电材料形成第一薄膜晶体管的公共电极和第二薄膜晶体管的栅极，使得显示器在实现像素自驱动、超窄边框等功能的同时，维持较大的像素开口率。

所述技术方案如下：

根据本发明的第一方面，本发明提出了一种阵列基板，包括：纵横交错的扫描线和数据线、由扫描线和数据线交叉限定的像素区域、位于像素区域的薄膜晶体管以及平坦化层；所述薄膜晶体管为多层薄膜晶体管，多层薄膜晶体管包括：第一薄膜晶体管和第二薄膜晶体管；所述平坦化层位于所述第一薄膜晶体管和第二薄膜晶体管之间；

第一薄膜晶体管包括：第一栅极、覆盖第一栅极的第一栅极绝缘层、位于第一栅极绝缘层上的第一有源层、与第一有源层相接触的第一源极和第一漏极、覆盖第一源极和第一漏极且由所述平坦化层覆盖的第一绝缘层；

第二薄膜晶体管包括：位于平坦化层上由透明导电材料形成的第二栅极、覆盖第二栅极的第二栅极绝缘层、位于第二栅极绝缘层上的第二有源层、与第二有源层相接触的第二源极和第二漏极、覆盖第二源极和第二漏极的第二绝缘层；

阵列基板还包括公共电极，公共电极位于平坦层上，第二栅极和公共电极由同一层透明导电材料形成，第二栅极和公共电极之间电性不连接。

进一步地，还包括位于像素区域内且位于第二绝缘层上的第一像素电极，所述第一像素电极与第一漏极电性连接。

进一步地，还包括位于像素区域内且位于第二绝缘层上的第二像素电极，第二像素电极与第二漏极电性连接。

进一步地，所述平坦化层的厚度为20000Å~23000Å。

进一步地，所述公共电极的厚度为600Å~800Å，所述第二栅极绝缘层的厚度为3000Å~5000Å，所述第二绝缘层的厚度为700Å~1200Å。