[发明专利]一种低损伤AlGaN/GaNHEMT栅槽刻蚀方法

说明书

本发明公开了一种低损伤AlGaNGaNHEMT栅槽刻蚀方法，属于半导体制造技术领域。所述方法刻蚀过程中控制等离子体中离子运动方向与衬底方向水平，且控制等离子体浓度在10⁸‑10¹⁰cm^‑3，提高了刻蚀的均匀度，降低刻蚀面的粗糙度，还保证了等离子体对样品表面的轰击减少到最小，达到降低表面损伤的目的，同时，刻蚀速率可降至2‑3nm/min，实现刻蚀过程中刻蚀精度的精确控制。

技术领域

本发明涉及一种低损伤AlGaN/GaNHEMT栅槽刻蚀方法，属于半导体制造技术领域。

背景技术

GaN HEMT器件由于其宽禁带特性，具有良好的高温特性和抗辐照特性，在恶劣环境下的GaN基集成电路中具有很好的应用前景。但是由于GaN中空穴和电子的迁移率差异很大，无论器件平面结构还是器件工作速度，以类似CMOS的方式制备互补对称GaN场效应管电路单元都还难以实现。一个可行的方法是研制需要加正栅压才能开启沟道的n型GaN增强型器件的导通和关断，可实现GaN大功率开关器件和电路，以及增强/耗尽模式的数字集成电路。通常AlGaN/GaN异质结在材料制备完成时，已经形成高密度的二维电子气导电通道，这样的材料制备的GaN HEMT器件都是耗尽型器件(D-HEMT)，在栅极加负偏压时器件才能处于关断状态，是一种常开(normally on)器件。为了实现与耗尽型器件完全兼容的增强型器件(E-HEMT)，需要采用一些特殊的结构或特殊的工艺来实现，主要有薄势垒层、槽栅、栅下pn结、栅下区域氟等离子体注入等方法。

E-HEMT器件主要是在D-HEMT器件基础上通过降低沟道2DEG密度，使得在栅压零偏置情况下沟道的2DEG密度小到可忽略，从而实现增强型特性。在AlGaN/GaN HEMT器件中，2DEG密度与AlGaN势垒层的Al组分(主要影响AlGaN/GaN界面的极化电荷、导带带阶和AlGaN表面的肖特基势垒高度)、厚度、应力状态、杂志状态密切相关，要改变2DEG密度应该从势垒层入手。减小AlGaN势垒层的Al组分和厚度就能够减小2DEG密度，因此采用薄势垒层AlGaN/GaN HEMT是实现增强型特性的一种途径。第一只增强型器件就是Khan等人采用薄势垒结构实现的，其势垒层为10nm Al0.1Ga0.9N。单纯减小势垒层厚度实现增强型的方法的优点在于没有因为对栅下区域进行刻蚀引起的工艺损伤，因而肖特基特性较好，栅泄露电流较低，可以实现优良的高频特性；这种方法的不足之处是由于整体消减势垒层的厚度，整个沟道区域的2DEG浓度较低，器件的饱和电流较小。

为了增加E-HEMT的电流密度，在器件工艺中利用槽栅是比较简单的手段。将栅下AlGaN势垒层刻蚀掉一部分，当势垒层薄到一定程度时，栅下2DEG密度将减小到可以忽略的程度；而栅源、栅漏等区域不受刻蚀影响，这些区域的2DEG密度维持原有水平。这样的器件饱和电流及跨导会比薄势垒结构的E-HEMT有所提高。例如，采用未掺杂的AlGaN势垒层(23nm厚)刻蚀掉15nm形成的槽栅结构研制E-HEMT，得到栅长1um的器件阈值电压为0.47V，饱和电流为455mA/mm，最大跨导为310mS/mm。但槽栅结构的E-HEMT器件也有弱点，主要是AlGaN势垒层的厚度以及槽栅刻蚀深度的准确控制比较难，因此工艺重复性差，阈值电压的可控性较差；另外，刻蚀损伤大，导致击穿电压降低。

发明内容

为了解决目前现有刻蚀技术对刻蚀样品表面损伤较大导致易被击穿、样品刻蚀表明不均匀、刻蚀精度无法准确控制的问题，本发明提出一种低损伤AlGaN/GaNHEMT栅槽刻蚀方法，本发明提供的低损伤AlGaN/GaNHEMT栅槽刻蚀方法，基于温和等离子体技术；

一种低损伤AlGaN/GaNHEMT栅槽刻蚀方法，所述方法包括：

步骤11，在AlGaN/GaN HEMT外延结构上形成刻蚀阻挡层；

步骤12，对所述刻蚀阻挡层进行图形化，露出预设为栅槽部分的外延结构表面；