[发明专利]用以分配任务的处理系统及其访存方法

说明书

本发明公开一种用以分配任务的处理系统及其访存方法，该处理系统包括至少一处理器内核、至少一硬件加速器、一微控制器以及一访存单元。上述硬件加速器与处理器内核共同使用多个虚拟地址访存。微控制器耦接在处理器内核与硬件加速器之间。处理器内核建立一任务并将任务存储在上述虚拟地址的其中一个。微控制器解析任务并且分配给硬件加速器。硬件加速器藉由访存单元访存任务所存储的虚拟地址并且执行任务。

技术领域

本发明涉及一种处理系统及其访存方法，特别涉及一种异构处理器的处理系统、加速方法及其访存(memory accessing)方法。

背景技术

硬件加速器，如加速功能单元(accelerator function unit，AFU)，主要用于加速一些特定的计算任务，这些计算任务如果由中央处理器内核的软件进行运算，将使得效率低下。而硬件加速器通过分析计算过程，设计专门的硬件逻辑处理计算的任务，以达到加速效果。硬件加速器与中央处理器之间的接口实现将特定的加速任务指派给硬件加速器执行，已知技术中的硬件加速器通常是以设备(device)的形式直接连接于总线及系统存储器，导致产生两个问题：首先，硬件加速器所能使用的系统存储器的空间是固定的；其次，任务通常是中央处理器在用户模式下(user mode)建立但需要在内核模式下(kernel mode)将其分指派给硬件加速器执行，因此这些任务往往需要从用户空间(user space)拷贝到内核空间(kernel space)，这需要进行较为耗费资源的上下文切换(context switch)操作。

此外，在当前多用户多任务并行的操作系统平台下，存在着多个应用程序或执行流皆有硬件加速的需求。如何调度多任务给硬件加速器执行亦为该接口设计的一大难点。

为了满足多个应用程序或执行流共用硬件加速器的需求，往往在一颗芯片中放置多个硬件加速器。然而若是多个硬件加速器之间没有协同调度，将使得硬件加速器的任务分配不平均，则多个硬件加速器的能力将无法充分发挥。

因此，我们有需要设计一种全新的异构计算处理系统以克服现有技术中硬件加速器与中央处理器在任务指派、调度与分配上存在的上述技术问题。

发明内容

为了解决上述问题，本发明提出一种处理系统与访存方法，以微控制器实现处理器内核与硬件加速器之间的接口，该微控制器可直接从共享的虚拟地址空间解析并分配任务给硬件加速器执行。此外，硬件加速器藉由本发明的访存单元访问与处理器内核共享的虚拟地址空间，可灵活地访存系统存储器的存储空间以执行该任务。

本发明的另一实施例提供了一种处理系统，包括：至少一处理器内核、至少一硬件加速器、一微控制器(Microcontroller Unit，MCU)以及一访存单元(Load-store Unit，LSU)。上述硬件加速器与处理器内核共同使用多个虚拟地址访存(access memory)。微控制器耦接在处理器内核与硬件加速器之间。处理器内核建立一任务并将任务存储在上述虚拟地址的其中一个。微控制器解析任务并且分配给硬件加速器。硬件加速器藉由访存单元访存任务所存储的虚拟地址并且执行任务。

本发明的另一实施例提供了一种访存方法，适用于至少一处理器内核、至少一硬件加速器、一微控制器、以及一访存单元。上述访存方法包括：配置处理器内核与硬件加速器共同使用多个虚拟地址访存；建立一任务并将任务存储在上述虚拟地址的其中一个；解析任务并且分配给硬件加速器；以及藉由访存单元访存任务所存储的虚拟地址并且执行任务。

关于本发明其他附加的特征与优点，本领域技术人员在不脱离本发明的精神和范围内，当可根据本申请实施方法中所公开的处理系统与访存方法而加以实施。

附图说明

根据以下的详细说明并配合附图做完整公开。应注意的是，根据本产业的一般操作，图示并未必按照比例绘制。事实上，可能任意的放大或缩小元件的尺寸，以做清楚的说明。

图1是显示根据本发明一实施例所述的处理系统的示意图；