[发明专利]一种应用于三维闪存存储器的选通管及其制备方法

说明书

本发明属于半导体存储领域，具体公开了一种应用于三维闪存存储器的选通管及其制备方法，其中该选通管包括第一金属屏蔽层、第二金属屏蔽层以及选通功能层；该选通管设置在用于构成三维闪存存储器的闪存存储串的顶端，并位于垂直沟道的正上方；选通管与闪存存储串一一对应，任意一个闪存存储串均呈三维堆叠结构垂直设置在衬底上；选通功能层用于根据第一金属屏蔽层与第二金属屏蔽层上的电压导通或截止，从而控制位于该选通管下方的闪存存储串的选通。本发明通过对选通管的内部结构、设置方式等进行改进，与现有技术相比能够有效解决选通管制备工艺与三维闪存存储器制备工艺不兼容、且选通管功耗高等问题。

技术领域

本发明属于三维半导体存储器技术领域，更具体地，涉及一种应用于三维闪存存储器的选通管及其制备方法。

背景技术

根据摩尔定律，微电子器件工艺特征尺寸不断降低，闪存存储器特尺寸微缩存在物理极限，于是平面闪存工艺开始向三维发展，三维闪存存储器应运而生。与传统的平面半导体存储器相比，三维闪存存储器的存储密度不在受限于工艺特征尺寸，可以随着垂直方向上堆叠实现存储密度的不断提升。

对于三维闪存存储器，通常从采用晶体管来选通单个存储串，工艺中需要进行单独的选通晶体管制备，工艺复杂。并且在器件工作中，选通管需要持续施加电压控制，功耗较高。

二端选通管结构本身结构简单，工艺步骤少，并且可以与三维闪存的垂直沟道制备工艺集成。通过二端选通管结构技术可以有效降低三维闪存存储器制备的复杂度，从而提高集成制造的良率。此外，二端选通管技术具有高开关比，高开态电流，低亚域斜率，可以有效的降低三维闪存存储阵列选通的速度以及功耗。

发明内容

针对现有技术的以上缺陷或改进需求，本发明的目的在于提供一种应用于三维闪存存储器的选通管及其制备方法，其中通过对选通管的内部结构、设置方式等进行改进，与现有技术相比能够有效解决选通管制备工艺与三维闪存存储器制备工艺不兼容、且选通管功耗高等问题，本发明中的选通管结构非常适用于三维闪存存储器，能够有效的与三维闪存存储器的内部细节结构相配合实现闪存存储串的选通控制，并且，选通管的制备工艺能够有效与现有三维闪存存储器制备工艺兼容，二端选通管是利用选通材料的阈值特性实现开态与关态，而传统晶体管的阈值特性是利用栅电极电压使沟道载流子耗尽或积累形成关断或导通，因此本发明能够提升现有三维闪存存储阵列存储串的选通速度、简化工艺过程、降低选通功耗。

为实现上述目的，按照本发明的一个方面，提供了一种应用于三维闪存存储器的选通管，其特征在于，该选通管包括第一金属屏蔽层、第二金属屏蔽层以及选通功能层，其中所述选通功能层位于所述第一金属屏蔽层以及所述第二金属屏蔽层之间；该选通管设置在用于构成三维闪存存储器的闪存存储串的顶端，并位于垂直沟道的正上方；所述选通管与所述闪存存储串一一对应，任意一个所述闪存存储串均呈三维堆叠结构垂直设置在衬底上；

并且，所述第一金属屏蔽层与位线相连，所述第二金属屏蔽层与闪存存储串的存储沟道顶部相连，存储沟道的底部与源极相连；所述选通功能层用于根据所述第一金属屏蔽层与所述第二金属屏蔽层之间的电压之差导通或截止，从而控制位于该选通管下方的闪存存储串的选通；其中，当所述第一金属屏蔽层与所述第二金属屏蔽层之间的电压值之差的绝对值大于等于阈值电压值时所述选通功能层导通，当所述第一金属屏蔽层与所述第二金属屏蔽层之间的电压值之差的绝对值小于阈值电压值时所述选通功能层截止；

此外，在三维闪存存储器进行读或写操作，需要选择特定存储串时，通过在位线和源极分别施加满足电压相对大小条件的位线电压和源极电压使所述选通功能层导通或截止。

作为本发明的进一步优选，所述选通功能层所采用的材料为硫系化合物材料，具体为包含Ge、Se、Cu三种元素的合金化合物；优选的，所述选通功能层所采用的材料其化学通式为Ge_xSe_yCu_100-x-y，其中0x100，0y100，0(100-x-y)100。