[发明专利]一种多核处理器及其基于时间约束的故障攻击方法有效
申请号: | 201910310348.3 | 申请日: | 2019-04-17 |
公开(公告)号: | CN110032897B | 公开(公告)日: | 2021-01-08 |
发明(设计)人: | 汪东升;邱朋飞;吕勇强;王淳 | 申请(专利权)人: | 清华大学 |
主分类号: | G06F21/72 | 分类号: | G06F21/72;G06F21/81;G06F21/51 |
代理公司: | 北京卓特专利代理事务所(普通合伙) 11572 | 代理人: | 陈变花 |
地址: | 10008*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 多核 处理器 及其 基于 时间 约束 故障 攻击 方法 | ||
1.一种基于时间约束的故障攻击方法,其特征在于,包括:
当需要向时序电路注入硬件故障时,更改时序电路的电压为低于额定电压但使时序电路在低频率下能够正常工作的攻击电压;
延长时序电路中第一个电子元件信号输入至最后一个电子元件信号输入的时间段,破坏时序电路的时间约束;
在所述时间段内,后一电子元件在时钟上升沿未接收到前一电子元件的输出时,将预设数据作为输入并对预设数据进行处理,输出预期数据。
2.根据权利要求1所述的故障攻击方法,其特征在于,所述时序电路的时间约束为:
Tsrc+Ttransfer≤Tclk-Tsetup-Tε
其中,Tclk表示一个时钟周期,是两个时钟上升沿的间隔,也反映了电路的频率;Tsetup表示最后一个时序电子元件的输入需要保持稳定的时间,也是中间的逻辑单元的输出到下一个时钟上升沿需要满足的间隔时间;Tsrc表示第一个时序电子元件的输入和输出之间的延时,也即收到时钟上升沿到给出稳定输出之间的时间;Ttransfer表示第一个时序电子元件的输出到中间逻辑单元的输出之间的间隔,也即中间逻辑单元的处理时间;Tε表示一个微小的时间常量。
3.根据权利要求2所述的故障攻击方法,其特征在于,所述破坏时序电路的时间约束,延长时序电路中第一个电子元件信号输入至最后一个电子元件信号输入的时间段,具体为:固定设置时钟周期Tclk,Tsetup由时钟电子元件的特性决定,与电路的频率和电压无关;时序电路的电压更改为攻击电压后,Tsrc和Ttransfer增加,电路的时间约束被破坏。
4.根据权利要求1所述的故障攻击方法,其特征在于,通过对电压管理驱动程序进行修改,实现任意设置时序电路的电压,由此能够将时序电路的电压更改为攻击电压,所述攻击电压具体为低于额定电压但使时序电路在低频率下能够正常工作的电压。
5.根据权利要求1所述的故障攻击方法,其特征在于,所述预设数据包括电子元件的上一时钟内的数据取值或设定的故障值。
6.一种多核处理器基于时间约束的故障攻击方法,其特征在于,包括:
当需要向多核处理器的某一处理器核注入硬件故障时,将该处理器核指定为被攻击核,将另外某一处理器核作为攻击核;
当攻击核检测到被攻击核运行至待注入故障的指定时序电路时,将被攻击核的处理器核电压更改为使被攻击核不能正常工作,但除被攻击核外的其他处理器核均能正常工作的攻击电压;
破坏所述时序电路的时间约束,延长所述时序电路中第一个电子元件信号输入至最后一个电子元件信号输入的时间段;
在所述时间段内,后一电子元件在时钟上升沿未接收到前一电子元件的输出时,将预设数据作为输入并对预设数据进行处理,输出预期数据;
当攻击电压持续至所述时序电路输出预期数据后,将被攻击核的处理器核电压恢复为安全电压。
7.如权利要求6所述的多核处理器基于时间约束的故障攻击方法,其特征在于,所述攻击电压具体为使被攻击核不能正常工作,除被攻击核外的其他处理器核均能正常工作的电压。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于清华大学,未经清华大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910310348.3/1.html,转载请声明来源钻瓜专利网。