[发明专利]一种非对称的SAR ADC电容开关时序电路及方法

权利要求书

1.一种非对称的SAR ADC电容开关时序电路，其特征在于，包括：主电容阵列(1)，辅助电容阵列(2)，比较器(3)，第一开关组(4)，第二开关组(5)，第三开关组(6)，第一输入端(V_IP)以及第二输入端(V_IN)；其中，

所述主电容阵列(1)通过第一开关组(4)连接所述比较器(3)；

所述第一输入端(V_IP)和所述第二输入端(V_IN)通过第二开关组(5)连接所述主电容阵列(1)；

所述主电容阵列(1)通过开关Sp2连接所述辅助电容阵列(2)；

所述辅助电容阵列(2)通过第三开关组(6)连接V_cm端；所述主电容阵列(1)包括第一电容阵列(11)和第二电容阵列(12)，所述辅助电容阵列(2)包括第三电容阵列(21)和第四电容阵列(22)；

所述第一开关组(4)包括开关Sp1和开关Sn1，所述第二开关组(5)包括开关Sp3和开关Sn3，所述第三开关组(6)包括开关Sp4和开关Sn4；

所述第一电容阵列(11)的上极板通过所述开关Sp1连接所述比较器(3)的同相输入端，所述第二电容阵列(12)的上极板通过所述开关Sn1连接所述比较器(3)的反相输入端；

所述第一输入端(V_IP)通过所述开关Sp3连接所述第一电容阵列(11)的上极板，所述第二输入端(V_IN)通过开关Sn3连接所述第二电容阵列的上极板；

所述第三电容阵列(21)的上极板连接所述第四电容阵列(22)的上极板，所述第三电容阵列(21)的下极板连接所述第四电容阵列(22)的下极板；

所述第四电容阵列(22)的上极板通过所述开关Sp4连接V_cm端，所述第四电容阵列(22)的下极板通过所述开关Sn4连接V_cm端。

2.根据权利要求1所述的开关时序电路，其特征在于，所述第一电容阵列(11)包括依次并行连接的电容CP1、电容CP2、……电容CP4以及dummy电容C_sp，所述电容C_sp通过所述开关Sp2与辅助电容阵列(22)的上极板、V_ref端以及地端连接；其中，所述电容C_sp和所述电容CP4均为单位电容，所述电容CPi的容值为2^4-iC，1≤i≤3。

3.根据权利要求1所述的开关时序电路，其特征在于，所述第二电容阵列(12)包括依次并行连接的电容CN1、电容CN2、……电容CN5，其中，所述电容CN5和所述电容CN4均为单位电容C，所述电容CNj的容值为2^4-jC，1≤j≤3。

4.根据权利要求1所述的开关时序电路，其特征在于，所述第三电容阵列(21)包括并行连接的电容CPL1和电容CPL2，其中，所述电容CPL1的容值为2C，所述电容CPL2为单位电容C。

5.根据权利要求4所述的开关时序电路，其特征在于，所述第三电容阵列(21)还包括衰减电容阵列(211)和分段电容C_sr，所述衰减电容阵列(211)包括并行连接的电容CPL3和电容CPL4；其中，所述分段电容C_sr为二进制电容，连接在所述电容CPL2和所述电容CPL3的上极板之间；所述电容CPL3和所述电容CPL4均为单位电容C。

6.根据权利要求1所述的开关时序电路，其特征在于，所述第四电容阵列(22)包括依次并行连接的电容CPM1、电容CPM2和电容CPM3，其中，所述电容CPM3和所述电容CPM2均为单位电容C，所述电容CPM1的容值为2C。

7.根据权利要求6所述的开关时序电路，其特征在于，所述辅助电容阵列(2)还包括与所述电容CPM1并行连接的补充电容C_F，所述补充电容C_F的容值为120C。

8.一种应用于权利要求1-7任一项所述非对称的SAR ADC电容开关时序方法，其特征在于，包括以下步骤：

根据输入信号将主电容阵列中所有电容的下极板都接V_cm电平，闭合开关Sp4和开关Sn4，得到第一位数字码；

根据所述第一位数字码对所述主电容阵列的下极板进行电平转换，得到第二位数字码；

根据所述第一位数字码和所述第二位数字码对所述主电容阵列的下极板进行相应的置位，得到第三位数字码；

根据所述第一位数字码和所述第三位数字码对所述主电容阵列的下极板进行相应的置位，得到第四位数字码；

根据所述第四位数字码对所述主电容阵列的下极板进行相应的置位，得到第五位数字码；

根据所述第五位数字码对所述主电容阵列的下极板进行相应的置位，得到第六位数字码；

根据所述第六位数字码对辅助电容阵列的下极板进行电平转换，得到第七位数字码；

根据所述第七位数字码对所述辅助电容阵列的下极板进行电平转换，得到第八位数字码；

根据所述第八位数字码对所述辅助电容阵列的下极板进行电平转换，得到第九位数字码；

根据所述第九位数字码对衰减电容阵列的下极板进行电平转换，得到第十位数字码。