[发明专利]晶体管和制备该晶体管的方法

说明书

本公开提供了一种晶体管和制备该晶体管的方法，所述晶体管包括沟槽，所述沟槽限定在半导体衬底中。栅极电极设置在所述沟槽中，并且通过栅极电介质与所述沟槽的侧壁绝缘。屏蔽电极设置在所述栅极电极下方的所述沟槽中，并且通过屏蔽电介质与所述栅极电极和所述沟槽的所述侧壁绝缘。所述屏蔽电介质包括固体电介质部分和设置在所述屏蔽电极与所述沟槽的所述侧壁之间的腔。

相关申请的交叉引用

本申请要求于2018年4月24日提交的标题为“Trench Power MOSFET having aTrench Cavity(具有沟槽腔的沟槽功率MOSFET)”的美国专利申请No.15/960,819的优先权和权益，该专利申请据此全文以引用方式并入本文。

技术领域

本公开涉及半导体器件，诸如沟槽功率金属氧化物半导体场效应晶体管(MOSFET)器件，并且具体地讲，涉及屏蔽栅极沟槽MOSFET器件和制备屏蔽栅极沟槽MOSFET器件的方法。

背景技术

半导体器件的电容特性可能以不利的方式影响器件性能。具有例如高栅极-漏极电容(Cgd)的金属氧化物半导体场效应晶体管(MOSFET)器件对于至少一些器件应用来说可能是有问题的。一些MOSFET器件可以具有屏蔽电极和设置在电介质填充的沟槽内的栅极电极。MOSFET器件内的屏蔽电极和栅极电极的组合可以优于仅具有栅极电极的常规的MOSFET器件，因为屏蔽电极可以帮助减小Cgd并改善晶体管的击穿电压。随着电子器件、单元间距和器件特征的尺寸(例如，D，电容器板的间距)的小型化，甚至具有屏蔽栅极配置的沟槽MOSFET器件也可能具有对于器件应用来说不期望的高栅极-漏极电容。

发明内容

在至少一个一般方面，晶体管可以包括：沟槽，该沟槽限定在半导体衬底中并具有侧壁；以及栅极电极，该栅极电极设置在沟槽中，并且通过栅极电介质与沟槽的侧壁绝缘。晶体管可以包括屏蔽电极，该屏蔽电极设置在沟槽中、在栅极电极下方，并且通过屏蔽电介质与栅极电极和沟槽的侧壁绝缘。屏蔽电介质可以包括设置在屏蔽电极与沟槽的侧壁之间的腔。

在另一个一般方面，晶体管可以包括：沟槽，该沟槽限定在半导体衬底中并具有侧壁；以及栅极电极，该栅极电极设置在沟槽中，并且通过栅极电介质与沟槽的侧壁绝缘。晶体管可以包括屏蔽电极，该屏蔽电极设置在沟槽中、在栅极电极下方，并且与栅极电极绝缘。晶体管还可以包括屏蔽电介质，该屏蔽电介质具有沿着屏蔽电极的侧壁对准的第一部分和沿着沟槽的侧壁对准的第二部分，其中该屏蔽电介质的第一部分和该屏蔽电介质的第二部分在沟槽内限定腔。

在又一个一般方面，方法可以包括：在半导体衬底中形成沟槽；以及在沟槽中形成底部电介质。该方法可以包括：在沟槽中的底部电介质上形成屏蔽电极；以及形成环绕沟槽中的屏蔽电极的屏蔽电介质，其中屏蔽电介质包括在屏蔽电极与沟槽的侧壁之间的开放腔。该方法可以包括在沟槽中形成塞电介质部分以包封沟槽中的开放腔。

附图说明

图1A是示例性屏蔽栅极沟槽金属氧化物半导体场效应晶体管(MOSFET)器件的示意性剖视图。

图1B和图1C是图1A中所示的屏蔽栅极沟槽MOSFET器件的变型形式的示意图。

图2A至图2M示出了通过示例性制造工艺的步骤的屏蔽栅极沟槽MOSFET器件的一系列剖视图。

图3示出了随具有不同气隙单元间距的屏蔽栅极沟槽MOSFET器件的漏极-源极电压而变的漏极-源极电流的模拟。

图4示出了随具有不同气隙单元间距的屏蔽栅极沟槽MOSFET器件的漏极电压而变的漏极电流的模拟。

图5示出了随具有不同气隙单元间距的屏蔽栅极沟槽MOSFET器件的漏极-源极电压而变的输出电容的模拟。

图6示出了随具有不同气隙单元间距的屏蔽栅极沟槽MOSFET器件的漏极电压而变的输出电荷的模拟。