[发明专利]一种航天器使用SRAM型FPGA双口RAM抗单粒子翻转加固装置

说明书

本发明涉及一种航天器使用SRAM型FPGA双口RAM抗单粒子翻转加固装置，属于航天电子技术领域。该抗单粒子翻转加固装置包括双口RAM模块和仲裁刷新器，所述双口RAM模块包括两套完全独立的端口，分别为第一端口和第二端口，每个端口包括数据线、地址线、读使能控制线和写使能控制线；其中，用户数据通过第一端口写入和读出双口RAM模块；仲裁刷新器在不影响用户访问数据的情况下，通过第二端口将双口RAM模块中存储的用户数据读取出来后再次写入双口RAM，从而刷新双口RAM。本发明解决了在航天器SRAM型FPGA内部BlockRAM抗单粒子翻转加固的难题。

技术领域

本发明属于航天电子技术领域，涉及一种航天器使用SRAM型FPGA双口RAM抗单粒子翻转加固装置。

背景技术

SRAM型FPGA在航天器电子系统设计中广泛使用。目前，传统SRAM型FPGA的抗辐照加固采用三模冗余加刷新(Scrubbing)的机制进行可靠性提升，。例如：

“航天用SRAM型FPGA抗单粒子翻转设计”(航天器环境工程第28卷第6期2011年12月)一文中提出了对该类芯片的配置逻辑部分采用回读比较后刷新，对其SRAM部分采用通用自纠错宏的抗单粒子翻转设计方案。这种方案是通过内部BlockRAM三模冗余实现。

专利CN201610939803.2名称为一种基于SRAM型FPGA的RAM数据可靠性加固装置及方法，描述了用Hsiao码作为纠错码实现EDAC电路的编解码操作，采用缓存方式实现错误数据纠正后的回写，将处理器或外设访问双口RAM的写地址和写数据暂存于地址缓存和数据缓存中，然后对缓存中的数据进行三区二表决处理。

但是，三模冗余方法存在如下缺点：

首先，对FPGA内部BlockRAM做三模冗余开销巨大，占用比较多的额外存储资源且实时处理性不强；而且，长期的翻转累积也增加了三模中两模翻转导致数据错误的可能性；

其次，刷新机制仅对FPGA内部除了BlockRAM及RAM互联之外的资源刷新，无法覆盖BlockRAM。因此，当在轨长期不变RAM区数据发生单粒子翻转时，刷新机制无法修正。

因此，对于长期重要数据存储的BlockRAM还缺乏有效的抗单粒子翻转手段。

发明内容

本发明的技术解决问题是：克服现有技术的不足，设计了一种航天器使用SRAM型FPGA双口RAM抗单粒子翻转加固装置，解决在航天器SRAM型FPGA内部BlockRAM抗单粒子翻转加固的难题。

本发明的技术解决方案是：一种航天器使用SRAM型FPGA双口RAM抗单粒子翻转加固装置，该装置包括双口RAM模块和仲裁刷新器，所述双口RAM模块包括两套完全独立的端口，分别为第一端口和第二端口，每个端口包括数据线、地址线、读使能控制线和写使能控制线；其中，用户数据通过第一端口写入和读出双口RAM模块；仲裁刷新器在不影响用户访问数据的情况下，通过第二端口将双口RAM模块中存储的用户数据读取出来后再次写入双口RAM，从而刷新双口RAM。

所述数据为经过EDAC编码的数据。

所述抗单粒子翻转加固装置还包括第一EDAC编码器和第一EDAC解码器；

第一EDAC编码器，将外部输入的原始数据进行编码，通过双口RAM模块的第一端口将编码后的数据输入至双口存储器；

第一EDAC解码器，将双口RAM模块第一端口输出的编码后数据进行解码和纠错处理，得到原始数据输出。

所述仲裁刷新器在不影响用户访问数据的情况下，通过第二端口将双口RAM模块中存储的用户数据进行相应的EDAC解码和编码后，再次写入双口RAM，从而刷新双口RAM。

所述仲裁刷新器包括写入仲裁器、刷新地址发生器、第二EDAC编码器、第二EDAC解码器；其中：