[发明专利]一种数据转换器

说明书

本申请公开了一种数据转换器，包括低压差线性稳压器、数据源、数据产生器、第一转换电路、第二转换电路：所述数据源提供待转换的数据至所述第一转换电路、数据产生器；所述数据产生器形成与所述待转换的数据互补的虚假数据，并提供至第二转换电路；所述低压差线性稳压器分别为所述第一转换电路、第二换电路提供电流；所述第一转换电路输出转换后的数据。

技术领域

本发明属于集成电路、微电子技术领域，涉及微电子技术中串行并行接口技术，具体为一种数据转换器。

背景技术

在当今通信领域，为应对芯片之间的数据传输量不断增长，产生了并行串行接口(SerDes)技术来满足不断增涨的数据带宽同时减少传输数据所需的信道数量。常见的并行串行接口有HDMI接口，USB接口，SATA接口，Display Port(DP)接口等等。在这些SerDes接口设计的时候，发射器端的抖动(Jitter)是一个十分重要的技术指标，抖动越低则表征发射端发出的信号质量越好，越利于数据的传输。

现有技术中数据传输过程参考图1所示，包括低压差线性稳压器1、数据源2、并行串行转换电路3，低压差线性稳压器1位并行串行转换电路3提供电压VCCD，数据源2将带传输的数据数据至并行串行转换电路3，例如传输20个bit的D[19:0]，并行串行转换电路3将该数据转换后输出DS。参考图2所示，图2(a)中示出了需要传输的数据D[0]，图2(b)中示出了低压差线性稳压器3的电压VCCD，图2(c)中示出了反映输出数据DS稳定性的眼图，输出转换输出过程中，低压差线性稳压器1的电压VCCD产生抖动，使得输出的数据DS不稳定。

本发明就如何减小发射端的抖动(Jitter)提供一种十分有用的方法。

申请内容

本申请的目的在于提供一种数据转换器，减小发射端的抖动(Jitter)。

为了解决上述问题，本申请公开了一种数据转换器，包括低压差线性稳压器、数据源、数据产生电路、第一转换电路、第二转换电路：

所述数据源提供待转换的数据至所述第一转换电路、数据产生电路；

所述数据产生电路形成与所述待转换的数据互补的虚假数据，并提供至第二转换电路；

所述低压差线性稳压器分别为所述第一转换电路、第二换电路提供电流；

所述第一转换电路输出转换后的数据。

在一个优选例中，所述数据产生电路形成与所述待转换的数据互补的虚假数据的步骤包括：当所述待转换的数据翻转时，所述虚假数据不翻转；当所述待转换的数据不翻转时，所述虚假数据翻转。

在一个优选例中，当所述待转换的数据从低电平跳变为高电平时，所述虚假数据保持低电平，当所述待转换的数据从高电平跳变为低电平时，所述虚假数据保持高电平。

在一个优选例中，当所述待转换的数据保持低电平时，所述虚假数据从低电平跳变为高电平，当所述待转换的数据保持高电平时，所述虚假数据从高电平跳变为低电平。

在一个优选例中，所述数据产生电路包括：若干级并联的触发器，第2n个数据连接至第2n级触发器的输入端，第2n+1个数据通过一反相器连接至第20+1级触发器的输入端；所述若干级并联的触发器依次产生虚假数据；其中，n为大于等于0的整数。

在一个优选例中，通过时钟电路控制所述若干级的触发器。

在一个优选例中，所述数据源提供的待转换的数据为并行数据。

在一个优选例中，所述第一转换电路将并行数据转换为串行数据，所述第一转换电路为HDMI接口、USB接口、SATA接口或DP接口。

在一个优选例中，所述第二转换电路将并行数据转换为串行数据，所述第二转换电路为HDMI接口、USB接口、SATA接口或DP接口。