[发明专利]灵活总线协议协商和启用序列

权利要求书

1.一种用于在链路协议之间进行选择的装置，所述装置包括：

支持多种互连协议的结构；

耦合到所述结构的链路；以及

互连协议逻辑，其包括：

复用逻辑，其用于选择快速外围组件互连(PCIe)上层模式或加速器链路协议上层模式中的一个，所述PCIe上层模式或所述加速器链路协议上层模式用于通过所述链路进行通信，以及

物理层逻辑，其用于确定与所述PCIe上层模式或所述加速器链路协议上层模式中的一者或两者相关联的一个或多个低延迟特征。

2.如权利要求1所述的装置，其中，所述复用逻辑用于在链路初始化期间选择所述PCIe上层模式或所述加速器链路协议上层模式中的一个。

3.如权利要求1所述的装置，其中，如果所述加速器链路协议上层模式被选择，则所述复用逻辑还用于启用加速器链路协议，所述加速器链路协议包括单一协议或多种协议。

4.如权利要求3所述的装置，其中，所述加速器链路协议包括加速器链路输入/输出协议、加速器链路设备附接存储器协议或加速器链路高速缓存协议中的一个或多个。

5.如权利要求1所述的装置，其中，如果所述加速器链路协议上层模式被选择，则所述物理层逻辑用于激活与所述加速器链路模式相关联的低延迟特征设置。

6.如权利要求1所述的装置，其中，所述物理层逻辑接收修改后的训练集1/训练集2(TS1/TS2)有序集，以启用一个或多个低延迟特征或者一个或多个低延迟特征设置。

7.如权利要求6所述的装置，其中，所述物理层逻辑基于接收到的修改后的PCIe TS1/TS2有序集来确定要激活的与所述加速器链路上层模式相关联的一个或多个低延迟特征。

8.如权利要求1所述的装置，其中，所述低延迟特征包括同步报头抑制、跳过(SKP)有序集抑制以及漂移缓冲模式中的一个或多个。

9.如权利要求1所述的装置，其中，所述装置包括符合基于PCIe的互连协议的根复合体，所述根复合体包括用于以下操作的硬件和软件：

通过两阶段过程来确定要在所述链路上使用的协议，所述两阶段过程在处于PCIe 5.0配置.通道号.等待阶段、配置.通道号.接受阶段以及配置.完成阶段时并且在以Gen1速度进入L0之前发生。

10.如权利要求9所述的装置，其中，所述两阶段过程包括第一阶段，在所述第一阶段期间，所述物理层逻辑用于：

从所述根复合体接收提供低延迟特征的一组修改后的TS1有序集，以及

由所述物理层逻辑向所述根复合体发送指示要启用哪些低延迟特征的一组修改后的TS1有序集。

11.如权利要求10所述的装置，其中，所述第一阶段将在PCIe 5.0配置.通道号.等待阶段或配置.通道号.接受阶段期间发生。

12.如权利要求10所述的装置，其中，所述两阶段过程包括第二阶段，在所述第二阶段期间，所述物理层逻辑用于：

从所述根复合体接收启用请求，所述启用请求包括指示所述链路是要以PCIe上层模式还是加速器链路协议上层模式操作的一组修改后的TS2有序集，

由所述物理层逻辑向所述根复合体发送具有启用响应的一组修改后的TS2有序集以对所述启用请求进行确认。

13.如权利要求12所述的装置，其中，所述第二阶段将在PCIe 5.0配置.完成期间发生。