[发明专利]一种多位存储闪存单元

说明书

本发明公开一种多位存储闪存单元，将石墨烯，六方氮化硼，二硫化钼自下由上堆叠在二氧化硅/低阻硅基底上形成异质结，即多位存储闪存单元。本发明的存储单元通过施加不同强度电场，实现了多态电导值，实现了多位存储；该存储单元编程/擦写速度为ms量级；该存储单元为非易失性存储器。

技术领域

本发明属于微电子技术领域，更加具体地说，涉及一种多位存储闪存单元，实现多位信息存储。

背景技术

存储器是具有“记忆”功能的设备，是集成电路尤其是处理器必不可少的单元。目前，构成存储器的存储单元只能存储“0”和“1”两种状态。为了实现更高容量的数据存储，进一步提升芯片的集成密度，多位存储器的设计显得尤为重要。其次，目前集成电路的基本单元均为基于体硅材料的场效应管，为了进一步的打破摩尔定律，开发新型器件势在必行。

发明内容

本发明的目的在于克服现有技术的不足，提供一种多位存储闪存单元，旨在实现多位存储和闪存功能。

本发明技术目的通过下述技术方案予以实现。

一种多位存储闪存单元，包括基底，在基底上依次设置石墨烯层、六方氮化硼层和二硫化钼层。即将二维纳米材料石墨烯(Graphene)，六方氮化硼(h-BN)，二硫化钼(MoS2)自下由上堆叠在二氧化硅/低阻硅基底上(SiO₂/Si)形成异质结。

在上述技术方案中，异质结的结构垂直厚度为纳米(nm)数量级，平面尺寸为微米级(um)，即整个多位存储闪存单位的厚度为纳米数量级，平面尺寸为微米数量级。

在上述技术方案中，基底为二氧化硅/(低阻)硅基底。

在上述技术方案中，在二硫化钼层上设置两个金镀层区域。

本发明的多位存储闪存单元(即存储器)的工作原理如下：graphene层作为电荷存储层；h-BN层作为隧穿层，同时也作为阻挡层；MoS₂层作为导电沟道，检测电导变化。给基底施加正向电压，MoS₂中的电子在电场作用下，隧穿过h-BN，存储在graphene层；关闭电场，由于h-BN层的阻挡作用，存储在graphene层中的电子，不能返回到MoS₂沟道中，导致MoS₂电导发生变化，这样以来施加不同强度的电场，对应的MoS₂电导变化不同，通过设置不同的电场强度，实现了不同的电导态，即多位存储器；同时存储器编程擦写速度达到了ms级，且电导状态不易发生改变，属于非易失存储器。

附图说明

图1是本发明的多位存储闪存单元的结构示意图。

图2是本发明的多位存储闪存单元的存储性能示意图。

具体实施方式

下面结合具体实施例进一步说明本发明的技术方案。

如附图1所示，选择基底为二氧化硅/低阻硅基底，在基底上依次设置石墨烯层、六方氮化硼层和二硫化钼层，每层选择相应材料，分别为二维纳米材料石墨烯(Graphene)，二维纳米材料六方氮化硼(h-BN)，二维纳米材料二硫化钼(MoS2)，以上二维材料均可以从上海先丰纳米科技有限公司购买得到。

在二硫化钼层上设置两个镀金区域，一个接地，作为s极(源极)，另一个作为d极(漏极)，基底作为g极(栅极)。通过设置不同的电场强度，实现了不同的电导态，说明如下：