[发明专利]一种神经元计算模块

权利要求书

1.一种神经元计算模块，用于图像的卷积或全连接计算，所述模块包括多个缓存单元(100)、多个MAC单元(200)、缓存控制单元(300)以及求和树单元(400)，其中：

多个缓存单元(100)，每一所述缓存单元(100)包括多个寄存器，用于缓存图像数据和卷积核计算的权值数据，并将所述图像数据和权值数据按预设时间依次发送至所述MAC单元(200)；

多个MAC单元(200)，其与所述多个缓存单元(100)一一对应，用于依次对所述权值数据和图像数据进行乘累加计算或直接接收外部输入图像的数据并对所述数据进行乘累加计算，得到多个乘累加结果；

缓存控制单元(300)，用于控制所述缓存单元(100)调用所述寄存器的数量，并控制所述缓存单元(100)每次向所述MAC单元(200)发送的图像数据和权值数据的数量；

求和树单元(400)，用于对所述多个乘累加结果进行求和计算，得到所述图像的卷积计算结果。

2.根据权利要求1所述的神经元计算模块，其特征在于，所述缓存控制单元(300)还包括用于定义单位计算周期所包含的时钟周期个数，所述并控制所述缓存单元(100)每次向所述MAC单元发送的图像数据和权值数据的数量具体为：

根据所述单位计算周期所述包含的时钟周期的个数确定所述缓存单元(100)每次向所述MAC单元(200)发送的图像数据和权值数据的个数，以使所述图像数据和权值数据的个数分别与所述时钟周期数相同。

3.根据权利要求2所述的神经元计算模块，其特征在于，所述预设时间为所述单位计算周期。

4.根据权利要求1所述的神经元计算模块，其特征在于，所述缓存单元(100)包括权值缓存寄存器组(101)和图像缓存寄存器组(102)，分别用于缓存所述权值数据和图像数据，所述权值缓存寄存器组(101)和图像缓存寄存器组(102)均包括多个所述寄存器。

5.根据权利要求2所述的神经元计算模块，其特征在于，所述MAC单元(200)包括乘法子单元(201)和累加子单元(202)，其中，所述乘法子单元(201)包括改进型Booth编码单元(2011)、部分积产生单元(2012)、部分积结构矫正单元(2013)以及wallace压缩树单元(2014)，实现对所述权值数据和图像数据的乘法运算，得到两行部分积；所述累加子单元(202)包括4-2压缩阵列(2021)和两个寄存器MAReg(2022)，其中，每一所述时钟周期对应一组图像数据和权值数据，所述4-2压缩阵列(2021)用于一个单位计算周期内一组图像和权值数据的乘积结果与前一组图像和权值数据的乘累加结果的累加压缩运算，生成乘累加结果，所述两个寄存器MAReg(2022)用于存储所述4-2压缩阵列(2021)的乘累加结果，并在完成所述单位计算周期的最后一个时钟周期对应的权值数据和图像数据的乘累加计算后，将所述乘累加结果输入所述4-2压缩阵列(2021)。

6.根据权利要求1所述的神经元计算模块，其特征在于，所述4个或8个，若所述缓存单元(100)的个数为4个，则所述求和树单元(400)包括3个4-2压缩阵列(2021)以及一加法器(401)，若所述缓存单元(100)的个数为8个，则所述求和树单元(400)包括7个4-2压缩阵列(2021)以及一加法器(401)，其中，每两个所述MAC单元(200)对应一4-2压缩阵列(2021)，所述3个或7个4-2压缩阵列(2021)按树形排布，最底层的一4-2压缩阵列(2021)连接所述加法器(401)。

7.根据权利要求5或6所述的神经元计算模块，其特征在于，所述4-2压缩阵列(2021)包括多个4-2压缩器，每一所述4-2压缩器包括32×R个晶体管，其中，R为4-2压缩阵列(2021)的位宽。

8.根据权利要求1所述的神经元计算模块，其特征在于，还包括扩展单元(500)，用于连接多个所述求和树(400)并实现多个所述求和树(400)输出结果的求和计算。