[发明专利]半导体LSI设计装置以及设计方法

权利要求书

1.一种半导体LSI设计装置，其特征在于，

具备：

通过赋予功能块的运算顺序的连接信息而生成组合电路的单元，该组合电路通过根据应用程序规格组合在功能块库中定义的功能块而构成；

将所述组合电路转换为能够应用于以时分方式多次使用功能块的顺序电路的运算顺序信息的单元；

根据生成的运算顺序信息逆转换为组合电路的单元；

验证所述组合电路和逆转换后的组合电路的逻辑等价性的单元；以及

结合所述运算顺序信息、所述顺序电路以及功能块的单元，

在将所述组合电路转换为运算顺序信息的所述单元正确地进行了动作的情况下，验证逻辑等价性的所述单元输出表示逻辑等价的验证结果信息。

2.一种半导体LSI设计装置，其特征在于，

具备：

通过赋予功能块的运算顺序的连接信息而生成组合电路的单元，该组合电路通过根据应用程序规格组合在功能块库中定义的功能块而构成；

将所述组合电路转换为能够应用于以时分方式多次使用功能块的顺序电路的运算顺序信息的单元；

根据生成的运算顺序信息逆转换为组合电路的单元；

从所述组合电路和逆转换后的所述组合电路中删除功能块内的逻辑的单元；

验证由所述单元删除了逻辑的组合电路和逆转换组合电路的逻辑等价性的单元；以及

结合所述运算顺序信息、所述顺序电路以及功能块的单元，

在将所述组合电路转换为运算顺序信息的所述单元正确地进行了动作的情况下，验证逻辑等价性的所述单元输出表示逻辑等价的验证结果信息。

3.根据权利要求1或2所述的半导体LSI设计装置，其特征在于，

在从组合电路转换为顺序电路的运算顺序信息的单元中使用的顺序电路是具有以下部件的顺序电路：

运算顺序存储部，存储运算顺序信息；

功能块组，至少将所述组合电路内使用的功能块按照种类逐一并行连接；

存储器，依次存储输入数据、由功能块执行的运算结果；

存储器控制部，读出所述存储器中存储的数据作为对所述功能块的输入；

输入选择器，筛选读出的所述数据作为对所述功能块组的输入；

输出选择器，选择所述功能块组的运算结果并存放到所述存储器中；以及

运算执行控制部，根据所述运算顺序信息，控制所述存储器控制部、所述输入选择器以及所述输出选择器。

4.根据权利要求1所述的半导体LSI设计装置，其特征在于，

还设有：

为了将结合所述运算顺序信息、所述顺序电路以及功能块的单元输出的应用程序HDL安装到ASIC或者FPGA中，执行逻辑合成和配置布线的单元；以及

判断所述应用程序HDL和执行所述逻辑合成和配置布线而生成的应用程序网表的逻辑等价性的单元。

5.根据权利要求1或2所述的半导体LSI设计装置，其特征在于，

在功能块库中定义的各功能块中，除了定义了针对该功能块本来实现的功能的输入输出引脚之外，还定义了与运算内容无关的运算开始信号输入引脚和运算结束信号输出引脚。

6.根据权利要求5所述的半导体LSI设计装置，其特征在于，

将所述组合电路转换为能够应用于以时分方式多次使用功能块的顺序电路的运算顺序信息的单元对于所述组合电路从运算开始信号引脚追踪到运算结束信号引脚，并按照出现的功能块的顺序转换为运算顺序信息。