[发明专利]半导体器件及其制作方法

说明书

本申请公开了半导体器件及其制作方法。该半导体器件的第一结合层和第二结合层彼此接触以提供第一晶片和第二晶片彼此键合，第一结合层和第二结合层的接触面为键合面，第一导电通道和第二导电通道彼此连接以提供第一晶片和第二晶片之间的电连接，第一晶片还包括贯穿第一结合层的第一伪通道，第二晶片还包括贯穿第二结合层的第二伪通道，第一伪通道和第二伪通道彼此接触以提高第一晶片和第二晶片之间的机械连接结合力。该半导体器件在第一晶片和第二晶片的结合层中形成彼此连接的伪通道以改善二者键合面的图案分布，从而提高键合强度和可靠性。

技术领域

本发明涉及半导体技术，更具体地，涉及半导体器件及其制作方法。

背景技术

半导体技术的发展方向是特征尺寸的减小和集成度的提高。对于存储器件而言，存储器件的存储密度的提高与半导体制造工艺的进步密切相关。随着半导体制造工艺的特征尺寸越来越小，存储器件的存储密度越来越高。

为了进一步提高存储密度，已经开发出三维结构的存储器件(即，3D存储器件)。该3D存储器件包括沿着垂直方向堆叠的多个存储单元，在单位面积的晶片上可以成倍地提高集成度，并且可以降低成本。进一步地，已经开发出将3D存储器件芯片和驱动电路芯片键合在一起的半导体器件。该半导体器件可以提供存储器件的读写速度，并且提高集成度、降低器件成本和提高可靠性。

在上述的半导体器件中，晶片之间彼此接触的表面为键合面。晶片的键合面经过清洗和活化处理之后，达到清洁平整的程度。至少两个晶片的键合面彼此接触，在一定的温度和压力条件下，通过范德华力、分子力甚至原子力使晶片键合成为一体。

图1和2示出根据现有技术的半导体器件的截面示意图。半导体器件100包括晶片110和120。晶片110包括半导体衬底111，以及在半导体衬底111上依次堆叠的功能层112和结合层113。晶片120包括半导体衬底121，以及在半导体衬底121上依次堆叠的功能层122和结合层123。其中，半导体衬底和功能层统称为基底。晶片110的结合层113和晶片120的结合层123分别为介质层，例如由二氧化硅组成。图1示出介质层键合工艺，晶片110和120的结合层例如采用热压键合彼此结合形成一体结构。图2示出混合键合工艺，晶片110和120分别包括彼此对准的导电通道114和124，晶片110和120的结合层例如通过热压键合彼此结合形成一体结构，导电通道通过金属键合彼此电连接。

然而，在上述的半导体器件中，由于3D存储器件芯片的结构复杂存在着键合强度和可靠性差的问题，期望进一步改进晶片键合工艺以提高键合强度和可靠性。

发明内容

本发明的目的是提供一种半导体器件及其制作方法，其中，在第一晶片和第二晶片的结合层中形成彼此连接的伪通道以改善二者键合面的图案分布，从而提高键合强度和可靠性。

根据本发明的一方面，提供一种半导体器件，包括：

第一晶片，包括第一基底和位于所述第一基底表面的第一结合层、以及贯穿所述第一结合层的第一导电通道和第一伪通道，所述第一导电通道与所述第一基底的互连结构电连接；以及

第二晶片，包括第二基底和位于所述第二基底表面的第二结合层、以及贯穿所述第二结合层的第二导电通道和第二伪通道，所述第二导电通道与所述第二基底的互连结构电连接；

其中，所述第一结合层和所述第二结合层结合，

所述第一导电通道和所述第二导电通道结合以提供所述第一晶片和所述第二晶片之间的电连接和机械连接，所述第一伪通道和所述第二伪通道彼此接触以提高所述第一晶片和所述第二晶片之间的机械连接结合力。

优选地，所述第一基底包括第一半导体衬底和位于所述第一半导体衬底上的第一功能层，所述第二基底包括第二半导体衬底和位于所述第二半导体衬底上的第二功能层。