[发明专利]改善FDSOI PMOS结构且提高MOS器件性能的方法

说明书

本发明公开了一种改善FDSOI PMOS结构且提高MOS器件性能的方法，在栅极侧墙形成后、NMOS/PMOS外延生长之前，先在MOS区域的FDSOI衬底生长第一硅薄膜层，接着在NMOS区域生长第二硅薄膜层作为NMOS的源漏端，最后在PMOS区域生长锗硅薄膜层作为PMOS的源漏端。本发明在MOS区域生成的第一硅薄膜层可以对顶层硅在前期工艺中因湿法刻蚀等工艺产生的损耗进行有效弥补，避免了PMOS区域的顶层硅过度损耗或者浅沟槽隔离与最小有源区交界处的顶层硅缺失影响锗硅外延生长的缺陷，同时第一硅薄膜层有效增加了源漏端横纵向的尺寸，进而可以降低源漏端电阻，并且提高了源漏端到栅极的overlap电容，有利于提高器件的导通电流，从而提高器件的性能。

技术领域

本发明涉及微电子及半导体集成电路制造领域，具体属于一种改善FDSOI PMOS结构且提高MOS器件性能的方法，主要应用于28nm及以下技术节点的FDSOI CMOS半导体器件。

背景技术

在半导体技术快速发展的今天，集成电路发展到超大规模纳米阶段，体硅衬底及体硅器件的工艺正接近物理极限，在进一步减小集成电路特征尺寸方面遇到严峻挑战，目前业界认为SOI衬底及SOI器件为取代体硅衬底及体硅器件的最佳方案之一。

随着器件结构的尺寸不断下降，工艺不断微缩，它所要求的薄栅氧层与短沟道会使得器件极易产生漏电与低性能。与传统硅器件相比，超薄体FDSOI结构提供了另一种有效的技术解决方案，并且将其应用在纳米结构器件上受到业界的一致认可。

FDSOI(Fully Depleted Silicon On Insulator，全耗尽型绝缘体上硅)是指以绝缘体上硅代替传统的硅衬底(即体硅)的基本技术。FDSOI工艺能够有效减小寄生电容，提高运行速度，同时FDSOI工艺使得晶体管电路与衬底隔离，从而大大降低泄漏功耗。

FDSOI工艺的典型特点是其使用的晶圆具有一层埋氧化硅(buried oxide,BOX)和一层超薄绝缘体上硅，晶圆通常由硅衬底(体硅)组成，埋氧化硅层形成于体硅的表面，在埋氧化硅层表面形成的超薄硅(即SOI)称为顶层硅。超薄体FDSOI结构中顶层硅的膜厚度远小于沟道耗尽区的宽度，减少了源漏耗尽区和沟道耗尽区间的共享电荷达，形成超薄晶体管能够有效抑制短沟道效应，进而可以降低供电电压。

对于FDSOI PMOS器件，源漏区采用选择性硅锗外延技术形成，这种技术是在硅表面外延生长硅锗层，利用硅、锗晶格常数不同所产生的压应力，提高PMOS空穴的迁移率和饱和电流。

通常在28nm及以下技术节点的FDSOI工艺制程中，最小有源区(AA)宽度在80nm左右，有源区的顶层硅厚度为6nm左右，由此可知有源区的顶层硅的宽度为80nm而厚度仅为6nm，具有宽度短且厚度超薄的特征。在传统28nm工艺节点，浅沟道隔离也即浅沟槽隔离(STI)形成过程中，在形成浅沟道的线性氧化过程(Liner Oxidation)之前会进行预清洗处理，预清洗通常采用湿法处理。湿法处理时稀氢氟酸(HF)会造成衬垫氧化层(pad oxide)和BOX的过度损耗，此时AA区域边缘的顶层硅会暴露出来。在预清洗处理完之后，通常采用现场水汽生成(In-Situ Steam Generation，ISSG)等高温氧化技术进行后续LinerOxidation的生长，暴露的顶层硅会在形成Liner Oxidation的过程中一起被氧化，造成AA区域边缘的顶层硅不同程度的损耗，严重的甚至会造成部分区域的顶层硅缺失，严重影响PMOS源漏区硅锗的外延生长。

随着MOS场效应管的特征尺寸不断缩小，沟道长度不断减小，横向电场(源/衬PN结、漏/衬PN结以及外加的漏端电压)对沟道的电势影响不断增强，MOS器件栅极的控制能力逐渐减弱，导致阈值电压漂移。因此，提高栅电容能有效提高栅对沟道的控制能力，并有效改善栅漏电流。同时降低源漏端阻值能有效改善器件的功耗。

针对以上两种现象，急需提供一种方法来降低甚至消除SOI损耗对PMOS源漏区硅锗外延生长的不利影响并提高N/PMOS器件的性能。