[发明专利]基于多环形振荡器FPGA配置电路鲁棒性检测方法

说明书

本发明属于集成电路安全性检测技术领域，为提出集成电路安全性检测技术方案，本发明，基于多环形振荡器FPGA配置电路鲁棒性检测方法，多环形振荡器RO单元是由两个FPGA查找表LUT基本单元分别配置成的反相器和与门组成的可控震荡逻辑结构，在运行时，环形振荡器上信号不停翻转，产生较高频率的震荡信号，通过FPGA的共用电源网络对FPGA上已配置电路产生影响。对FPGA进行多区域划分，将待测电路先配置在FPGA的某一区域，再将不同数量的RO单元配置在其它区域；对待测电路的重要信号的延时数据以及电路的输出结果进行采集，实现FPGA配置电路鲁棒性的检测。本发明主要应用于集成电路安全性检测场合。

技术领域

本发明属于集成电路安全性检测技术领域，具体涉及一种基于多RO单元的FPGA配置电路鲁棒性检测方法。

背景技术

随着集成电路制造工艺的快速发展，ASIC(专用集成电路)和FPGA(现场可编程门阵列)的工艺尺寸逐年降低，芯片的集成度逐年升高，相同面积芯片上的元器件数目也越来越多。ASIC往往针对特定功能或指标进行特定电路的优化设计，而FPGA通过比特流文件进行配置，不同的代码能够实现不同功能的电路，FPGA的制造工艺的成熟缩小了FPGA电路性能与ASIC电路性能的差距。同时，相对于ASIC而言，FPGA具有开发成本低、可重新配置、设计周期短以及上市时间更快的优势，被广泛应用于机器学习、人工智能、硬件加速等重要科技领域，在对科技的进步和社会经济的发展中发挥着越来越大的推动作用。

在最新的云端FPGA或SOC(片上系统)芯片系统中，用户能够获得FPGA的访问权限，从而实现远程重配置FPGA，实现定制化加速器等功能的电路结构。通常，云端FPGA会划分成不同区域提供给用户使用，实现FPGA的最大化利用，但是对于已经配置在FPGA上的电路而言，后续其他用户配置的电路会通过整块FPGA共用的电源网络对它产生影响。

FPGA上的电路运行时会产生许多信号，这些信号随不同的逻辑结构发生不同频率高低电平翻转，从而产生电流并导致一定程度的电压波动。由于FPGA的电源网络是一个整体，无法通过区域划分部分提供给用户，所以，在FPGA上已有配置电路时，后续配置的FPGA其他区电路运行所产生的电压波动超过一定限度时，FPGA先前已被配置电路的供电会受到极大的影响，使得电路违背建立时间规则和保持时间规则，进而影响这些区域电路中不同信号间逻辑的正确性，对FPGA上配置电路的鲁棒性产生严重威胁，因此，对FPGA上已配置电路的鲁棒性进行检测，以便对后续配置FPGA电路进行适当约束十分重要。

参考文献

[1]Gnad D R E,Oboril F,Tahoori M B.Voltage drop-based fault attackson FPGAs using valid bitstreams[C]//International Conference on FieldProgrammable Logic and Applications.IEEE,2017:1-7.

[2]Kumar A,Anis M.IR-drop management CAD techniques in FPGAs forpower grid reliability[C]//International Symposium on Quality of ElectronicDesign.IEEE Computer Society,2009:746-752.

[3]Nassif S R,Fakhouri O.Technology trends in power-grid-inducednoise[C]//Ieee/acm International Workshop on System-Level InterconnectPrediction.DBLP,2002:55-59.