[发明专利]传输系统

说明书

本发明传输系统，包括相互连接的发送电路和接收电路；发送电路至少包括一时钟产生电路，接收电路至少包括一时钟恢复电路，时钟产生电路与时钟恢复电路相互耦合；其中时钟产生电路包括多个相互耦合的发送自定时振荡环；时钟恢复电路包括多个相互耦合的接收自定时振荡环。与现有技术相比，本发明具有如下的有益效果：可以提高发送端和接收端时钟的同步性能，减少接收电路设计的复杂性。

技术领域

本发明涉及半导体集成电路领域，具体地本发明涉及一种片上高速信号的传输系统。

背景技术

芯片上的互连线根据其功能可以分为局部互连线和全局互连线。其中，全局互连线在芯片中往往跨越较长的距离，作为供电、时钟、地址与数据总线连接电源、时钟树、功能模块等部件。全局互连线并没有随着工艺的缩小而缩短，其增加的延时与功耗反而在很大程度上限制了芯片在速度与功耗性能上的提升。高速串行互连技术是解决芯片间长距离互连的瓶颈的一个主要方法。一个典型的高速串行系统由发送电路和接收电路组成，在发送端多路低速并行信号被转换成高速串行信号，经过导线等传输介质，最后在接收端将高速串行信号重新转换成低速并行信号。其中发送端由串并转换电路、发送器以及时钟产生电路组成，接收端由串并转换电路、接收器、时钟恢复电路、均衡器等构成。

高速互连电路的核心之一是时钟产生与恢复电路，高速时钟在串并和并串转换、发送、接收过程中扮演者重要的角色，互连系统的传输性能很大程度上受限于时钟电路的性能。在高速互连系统中有不同的时钟策略可以使用，如系统同步、源同步、自同步和异步控制等。其中，源同步技术，即发送端在发送数据的时候，同时发送时钟信号，该时钟信号用于接收器对于数据信号的接收。这种实现方式的互连中，在接收端只需要相对简单的时钟恢复电路如相位恢复电路，这可以减少接收电路的复杂度，也可以降低接收电路的功耗。由于这种时钟策略对于时钟信道的质量有严格的要求，多用于片上系统的互连中。在电路实现中，接收端的时钟恢复电路可以采用相位插值器(Phase Interpolator)、延迟锁相环(Delay Locked Loop)和注锁振荡器(Injection-Locked Oscillators)。

在传统的片上源同步高速互连中，发送端采用多相时钟进行并串转换，在接收端采用相位插值器、延迟锁相环或注锁振荡器进行时钟恢复。其中的主要问题是多相位时钟的产生困难，时钟恢复电路复杂。

发明内容

针对现有技术中的缺陷，本发明的目的是提供一种高效的基于源同步的传输系统。

为了解决上述技术问题，本发明传输系统，包括相互连接的发送电路和接收电路；发送电路至少包括一时钟产生电路，接收电路至少包括一时钟恢复电路，时钟产生电路与时钟恢复电路相互耦合；其中时钟产生电路包括多个相互耦合的发送自定时振荡环；时钟恢复电路包括多个相互耦合的接收自定时振荡环。

优选地，发送自定时振荡环包括多个多输入发送延迟触发器；接收自定时振荡环包括多个多输入接收延迟触发器。

优选地，多输入发送延迟触发器包括多组发送输入单元，多组发送输入单元中的至少一组用于产生振荡信号，至少一组用于与其他的发送自定时振荡环的耦合；多输入接收延迟触发器包括多组接收输入单元，多组接收输入单元中的至少一组用于产生振荡信号，至少一组用于与其他的接收自定时振荡环的耦合。

优选地，发送电路与接收电路通过互连线连接。

优选地，互连线为金属互连线。

优选地，在互连线上设置直流偏置电压。

优选地，发送电路还包括一预加重电路。

优选地，发送电路还包括一低摆幅信号产生电路。

优选地，接收电路包括一灵敏放大电路。

优选地，接收电路包括一均衡电路。