[发明专利]一种半导体结构及其形成方法

权利要求书

1.一种半导体结构，其特征在于，包括：

衬底，所述衬底上具有若干鳍部；

多个存储单元，各所述存储单元包括横跨所述鳍部的栅极，以及位于所述栅极两侧的所述鳍部内的源漏掺杂区；

凹槽，位于相邻所述存储单元之间的所述衬底内；

隔离叠层，填充满所述凹槽，所述隔离叠层包括若干个膜层，所述隔离叠层中位于所述凹槽最底部的所述膜层的硬度最小；

各所述存储单元还包括：位于所述源漏掺杂区上的介质层，所述介质层覆盖所述栅极的顶部和侧壁，所述凹槽贯穿所述介质层厚度；

所述膜层的数量为三个，由所述凹槽的底部至顶部，依次为第一膜层、第二膜层和第三膜层；

所述第三膜层的硬度大于所述第一膜层的硬度，且所述第三膜层的硬度小于所述第二膜层的硬度；

所述第二膜层与源漏掺杂区在垂直于衬底的方向上需要设置在大致相同高度的位置。

2.如权利要求1所述的半导体结构，其特征在于，所述第一膜层的材料为氧化硅。

3.如权利要求1所述的半导体结构，其特征在于，所述第二膜层的材料为氮化硅或非晶碳。

4.如权利要求3所述的半导体结构，其特征在于，所述第三膜层的材料为氮化硅或非晶碳。

5.如权利要求1所述的半导体结构，其特征在于，所述第一膜层及所述第二膜层的厚度总和为所述鳍部厚度的3倍至5倍。

6.如权利要求5所述的半导体结构，其特征在于，所述第一膜层厚度为所述鳍部厚度的1倍至1.2倍。

7.如权利要求5所述的半导体结构，其特征在于，所述第三膜层厚度为所述鳍部厚度的1.5倍至2倍。

8.如权利要求5所述的半导体结构，其特征在于，所述鳍部厚度为50nm~70nm。

9.如权利要求1所述的半导体结构，其特征在于，沿平行于所述鳍部延伸方向，所述凹槽的宽度为30nm~50nm。

10.一种半导体结构形成方法，其特征在于，包括：

提供衬底，所述衬底上具有若干鳍部；

形成多个存储单元，各所述存储单元包括横跨所述鳍部的栅极，以及位于所述栅极两侧的所述鳍部内的源漏掺杂区；

在相邻所述存储单元之间的所述衬底内形成凹槽；

形成填充满所述凹槽的隔离叠层，所述隔离叠层包括若干个膜层，所述隔离叠层中位于所述凹槽最底部的所述膜层的硬度最小；

形成位于所述源漏掺杂区上的介质层，所述介质层覆盖所述栅极的顶部和侧壁，所述凹槽贯穿所述介质层厚度；

所述膜层的数量为三个，由所述凹槽的底部至顶部，依次为第一膜层、第二膜层和第三膜层；

所述第三膜层的硬度大于所述第一膜层的硬度，且所述第三膜层的硬度小于所述第二膜层的硬度；

所述第二膜层与源漏掺杂区在垂直于衬底的方向上需要设置在大致相同高度的位置。

11.如权利要求10所述的半导体结构形成方法，其特征在于，形成所述存储单元的工艺中，还包括：在相邻所述存储单元间的所述鳍部上形成临时栅极，所述临时栅极与所述栅极间隔排列。

12.如权利要求11所述的半导体结构形成方法，其特征在于，形成所述凹槽的工艺包括：刻蚀去除所述临时栅极及位于所述临时栅极底部的所述鳍部及衬底，形成所述凹槽。