[发明专利]具有沟槽栅极结构和台面区段的顶部部分中的源极区域的碳化硅半导体器件

说明书

本发明涉及具有沟槽栅极结构和台面区段的顶部部分中的源极区域的碳化硅半导体器件。半导体器件（500）包括从前侧延伸到碳化硅部分（100）中的沟槽栅极结构（150）。源极区域（110）形成在沟槽栅极结构（150）之间的碳化硅部分（100）的台面区段（180）的顶部部分中。台面区段（180）中的选通沟道区域（120）邻接源极区域（110）。选通沟道区域（120）被配置为在半导体器件（500）的绝对最大额定值内完全耗尽。

背景技术

在垂直功率半导体器件中，负载电流在前侧处的第一表面与半导体管芯的背面上的第二表面之间流动。由于碳化硅中的介电击穿场强度显着高于硅中的介电击穿场强度，因此碳化硅半导体器件可以比具有相同电压阻断能力的等效硅器件显著地更薄。因此，碳化硅半导体器件可以将多于600V的高击穿电压与显着更低的导通状态电阻RDSon相组合，作为其硅相对部分（silicon counter parts）。由于相对薄的漂移区，沟道区域中相对低的电荷载流子迁移率至少针对具有高达1200V的阻断电压的电压等级而主导了垂直碳化硅器件的导通状态电阻。

存在对于将具有高介电击穿场强度的材料与低RDSon相组合的垂直半导体器件的需要。

发明内容

本公开的实施例涉及一种包括沟槽栅极结构的半导体器件，该沟槽栅极结构从前侧延伸到碳化硅部分中。源极区域形成在沟槽栅极结构之间的碳化硅部分的台面区段的顶部部分中。在台面区段中，选通沟道区域邻接源极区域。选通沟道区域被配置为在半导体器件的绝对最大额定值内完全耗尽。

本公开的实施例进一步涉及一种包括沟槽栅极结构的半导体器件，该沟槽栅极结构从前侧延伸到碳化硅部分中。源极区域形成在沟槽栅极结构之间的碳化硅部分的台面区段的顶部部分中。在台面区段中，选通沟道区域邻接源极区域。选通沟道区域被配置为在半导体器件的绝对最大额定值内形成体沟道，所述体沟道包括至少在台面区段的中心部分中的电荷载流子流。

本公开的进一步实施例涉及一种包括沟槽栅极结构的半导体器件，该沟槽栅极结构从前侧延伸到碳化硅部分中。源极区域形成在沟槽栅极结构之间的碳化硅部分的台面区段的顶部部分中。选通沟道区域邻接台面区段中的源极区域。选通沟道区域被配置为：（i）在半导体器件的绝对最大额定值内的第一栅极电压下完全耗尽；以及（ii）在半导体器件的绝对最大额定值内的第二栅极电压下形成体沟道，所述体沟道包括至少在台面区段的中心部分中的电荷载流子流。

在权利要求和以下详细描述中描述了进一步的实施例。本领域技术人员在阅读下面的详细描述时和在查看附图时将认识到附加的特征和优点。

附图说明

附图被包括以提供对本实施例的进一步理解并且被并入在本说明书中且构成本说明书的一部分。附图图示本实施例并且连同本描述一起用于解释实施例的原理。将容易领会到进一步的实施例和所意图的优点，因为通过参考下面的详细描述它们变得更好理解。

图1A是根据一实施例的具有沟槽栅极结构、垂直沟道和完全耗尽的沟道区域的垂直功率半导体器件的部分的示意性水平横截面图。

图1B是图1A的半导体器件部分沿着线B-B的示意性垂直横截面图。

图2A是根据与沟槽栅极结构下方的JFET结构有关的一实施例的半导体器件的部分的示意性水平横截面图。

图2B是图2A的半导体器件部分沿着线B-B的示意性垂直横截面图。

图3A是根据与JFET结构与源极端子之间的电连接有关的一实施例的包括JFET结构的半导体器件的部分的示意性垂直横截面图。

图3B是图3A的半导体器件部分沿着JFET结构的平面中的线B-B的示意性水平横截面图。

图4A是根据一实施例的半导体器件的部分的示意性垂直横截面图，该实施例与漂移区的导电类型的低掺杂沟道区域有关，并且进一步与垂直凹陷的条形沟槽栅极结构以及与跟沟槽栅极结构正交的条形反掺杂区域有关。