[发明专利]一种PIN二极管器件结构及其制备方法在审
申请号: | 201910212187.4 | 申请日: | 2019-03-20 |
公开(公告)号: | CN109817728A | 公开(公告)日: | 2019-05-28 |
发明(设计)人: | 张紫辉;侯旭;张勇辉 | 申请(专利权)人: | 河北工业大学 |
主分类号: | H01L29/868 | 分类号: | H01L29/868;H01L29/207;H01L21/329 |
代理公司: | 天津翰林知识产权代理事务所(普通合伙) 12210 | 代理人: | 赵凤英 |
地址: | 300130 天津市红桥区*** | 国省代码: | 天津;12 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 欧姆电极 传输层 重掺杂 二极管器件 半导体 外延生长方向 器件结构 本征层 插入层 制备 生产成本低 工作性能 击穿电压 极化效应 制作工艺 漏电流 正向 | ||
1.一种PIN二极管器件结构,其特征为该二极管器件结构包括以下两种:
第一种,二极管器件结构沿着外延生长方向依次包括:P-型欧姆电极、P-型重掺杂半导体传输层、N-型插入层、N-型本征层、N-型重掺杂半导体传输层和N-型欧姆电极;
或者,第二种,二极管器件结构沿着外延生长方向依次包括:N-型欧姆电极、N-型重掺杂半导体传输层、N-型本征层、N-型插入层、P-型重掺杂半导体传输层以及P-型欧姆电极。
2.如权利要求1所述的PIN二极管器件结构,其特征为所述P-型重掺杂半导体传输层的材质为GaN,厚度为10nm~10μm。
3.如权利要求1所述的PIN二极管器件结构,其特征为所述N-型插入层的材质为AlxGa1-xN,其中,应保证各组分系数0≤x≤1,厚度为1nm~1μm。
4.如权利要求1所述的PIN二极管器件结构,其特征为所述N-型本征层的材质为GaN,厚度为10nm~10μm。
5.如权利要求1所述的PIN二极管器件结构,其特征为所述N-型重掺杂半导体传输层的材质为GaN,厚度为10nm~10μm。
6.如权利要求1所述的PIN二极管器件结构,其特征为所述P型欧姆电极的材质为Ni/Au、Cr/Au、Pt/Au或Ni/Al,厚度为200nm~3μm。
7.如权利要求1所述的PIN二极管器件结构,其特征为所述N型欧姆电极的材质为Al/Au或Cr/Au,厚度为200nm~3μm。
8.如权利要求1所述的第一种PIN二极管器件结构的制备方法,其特征为第一种结构的制备包括如下步骤:
第一步,在MOCVD(即金属有机化合物化学气相沉淀)或者MBE(分子束外延)反应炉中,将衬底进行烘烤,去除表面的异物;
第二步,在第一步处理后的衬底表面上外延生长缓冲层;
第三步,在第二步得到的缓冲层外延生长厚度为P-型重掺杂半导体传输层;
第四步,在第三步中得到的P-型重掺杂半导体传输层上外延生长N-型插入层;
第五步,在第三步中得到的N-型插入层上外延生长厚度为N-型本征层,再生长N-型重掺杂半导体传输层;
第六步,通过衬底去除工艺去除衬底、外延缓冲层及其表征;
第七步,在N-型重掺杂半导体传输层上蒸镀并光刻制作出N-型欧姆电极,再在P-型重掺杂半导体传输层上蒸镀并光刻制作出P-型欧姆电极;
由此制得本发明的利用极化效应的PIN二极管器件;
或者,所述的第二种PIN二极管器件结构的制备方法,包括如下步骤:
第一步,在MOCVD(即金属有机化合物化学气相沉淀)或者MBE(分子束外延)反应炉中,对衬底进行烘烤,将衬底表面的异物清除;
第二步,在第一步处理后的衬底表面上外延生长缓冲层;
第三步,在第二步得到的缓冲层上外延生长N-型重掺杂半导体传输层;
第四步,在第三步中得到的N-型重掺杂半导体传输层上外延生长N-型本征层;
第五步,在第四步中得到的N-型本征层上外延生长N-型插入层;再继续生长P-型重掺杂半导体传输层;
第六步,通过衬底去除工艺去除的衬底、外延缓冲层及其表征;
第七步,在N-型重掺杂半导体传输层上蒸镀并光刻制作出N-型欧姆电极,在P-型重掺杂半导体传输层上蒸镀并光刻制作出P-型欧姆电极;
由此制得本发明的利用极化效应的PIN二极管器件。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于河北工业大学,未经河北工业大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910212187.4/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类