[发明专利]数据包同步电路及方法

权利要求书

1.一种数据包同步电路，其特征在于，所述电路包括差分计算单元、同步数据缓存器、同步相关计算单元、本地序列预处理单元和本地序列差分查找单元；

所述差分计算单元与所述同步数据缓存器相连；所述同步相关计算单元分别与所述同步数据缓存器、所述本地序列预处理单元和所述本地序列差分查找单元相连；所述本地序列预处理单元还与所述本地序列差分查找单元相连；

所述差分计算单元用于对接收的数据包中过采样的零中频信号进行差分计算，得到差分数据，将所述差分数据发送至所述同步数据缓存器；

所述同步数据缓存器用于对所述差分数据进行缓存，将所述差分数据发送至所述同步相关计算单元；

所述本地序列预处理单元用于根据所述数据包的访问地址，确定纠错编码数据，通过预设区域的纠错编码数据和所述数据包的预设区域的前导序列，确定查找表索引值；

所述本地序列差分查找单元用于接收所述查找表索引值，根据所述查找表索引值确定本地序列，将所述本地序列发送至所述同步相关计算单元；

所述同步相关计算单元用于将所述差分数据和所述本地序列进行相关计算，得到相关计算结果，通过相关计算结果同步所述数据包；

所述同步相关计算单元还用于：对所述差分数据和所述本地序列进行相关计算，得到相关计算结果；通过所述相关计算结果得到所述相关计算结果的峰值；如果所述峰值大于预设的门限值，则检测到数据包，以完成所述数据包的同步。

2.根据权利要求1所述的电路，其特征在于，所述差分计算单元还用于：

对接收的数据进行差分计算，得到差分数据和所述差分数据对应的有效指示信号；

将所述差分数据和所述差分数据对应的有效指示信号发送至所述同步数据缓存器。

3.根据权利要求2所述的电路，其特征在于，所述同步相关计算单元还用于：

向所述同步数据缓存器发送写地址控制信号，以控制所述同步数据缓存器对数据的缓存。

4.根据权利要求3所述的电路，其特征在于，所述同步数据缓存器还用于：

当所述差分数据对应的有效指示信号有效时，根据所述同步数据缓存器发送的写地址控制信号，将所述差分数据存储至所述同步数据缓存器中的相应位置。

5.根据权利要求4所述的电路，其特征在于，所述同步相关计算单元还用于：

向所述同步数据缓存器发送读地址控制信号，以控制所述同步数据缓存器向所述同步相关计算单元输出所述差分数据。

6.根据权利要求1所述的电路，其特征在于，所述本地序列预处理单元还用于：

对所述数据包的访问地址进行前向纠错，得到纠错编码数据；

将所述数据包的前导序列的预设区域和所述纠错编码数据的预设区域进行拼接，形成预处理数据；

根据所述同步相关计算单元发送的控制信号，输出所述预处理数据对应的查找表索引值。

7.一种数据包同步的方法，其特征在于，所述方法应用于权利要求1-6任一项所述的数据包同步电路；所述方法包括：

差分计算单元对接收的数据包中过采样的零中频信号进行差分计算，得到差分数据，将所述差分数据发送至同步数据缓存器；

所述同步数据缓存器对所述差分数据进行缓存，将所述差分数据发送至同步相关计算单元；

本地序列预处理单元根据所述数据包的访问地址，确定纠错编码数据，通过预设区域的纠错编码数据和所述数据包的预设区域的前导序列，确定查找表索引值；

本地序列差分查找单元接收所述查找表索引值，根据所述查找表索引值确定本地序列，将所述本地序列发送至所述同步相关计算单元；

所述同步相关计算单元将所述差分数据和所述本地序列进行相关计算，得到相关计算结果，通过相关计算结果同步所述数据包；

所述同步相关计算单元将所述差分数据和所述本地序列进行相关计算，得到相关计算结果，通过相关计算结果同步所述数据包的步骤，包括：

对所述差分数据和所述本地序列进行相关计算，得到相关计算结果；

通过所述相关计算结果得到所述相关计算结果的峰值；

如果所述峰值大于预设的门限值，则检测到数据包，以完成所述数据包的同步。

8.根据权利要求7所述的方法，其特征在于，所述差分计算单元对接收的数据进行差分计算，得到差分数据，将所述差分数据发送至同步数据缓存器的步骤，包括：

所述差分计算单元对接收的数据进行差分计算，得到差分数据和所述差分数据对应的有效指示信号；

所述差分计算单元将所述差分数据和所述差分数据对应的有效指示信号发送至所述同步数据缓存器。