[发明专利]半导体器件的集成制造方法

权利要求书

1.一种半导体器件的集成制造方法，其特征在于，包括如下步骤：

步骤一、采用相同的工艺在半导体衬底上同时形成多个由栅介质层和多晶硅栅叠加而成的栅极结构；在所述多晶硅栅的侧面形成侧墙，所述多晶硅栅的顶部表面高于所述侧墙的顶部表面；

所述多晶硅栅分成顶部需要形成金属硅化物的第一多晶硅栅和顶部不需要形成金属硅化物的第二多晶硅栅；

步骤二、形成金属硅化物阻挡层，光刻定义出需要形成金属硅化物的形成区域并进行刻蚀对所述金属硅化物阻挡层进行图形化，图形化后的所述金属硅化物阻挡层将所述金属硅化物的形成区域打开以及将所述金属硅化物的形成区域外覆盖，所述第一多晶硅栅顶部表面暴露以及所述第二多晶硅栅顶部覆盖有所述金属硅化物阻挡层；

步骤三、涂布第一覆盖层，所述第一覆盖层将所述多晶硅栅之间的区域完全填充并延伸到所述多晶硅栅的顶部；

步骤四、进行所述第一覆盖层的回刻，回刻后的所述第一覆盖层仅填充在所述多晶硅栅之间的区域，所述多晶硅栅顶部的所述第一覆盖层都被去除；

步骤五、进行第一次干法刻蚀，所述第一次干法刻蚀对所述多晶硅栅的刻蚀速率大于对所述金属硅化物阻挡层的刻蚀速率以及大于对所述第一覆盖层的刻蚀速率，通过所述第一次干法刻蚀将所述第一多晶硅栅的顶部表面刻蚀到低于所述侧墙的顶部表面的位置处且保证后续在所述第一多晶硅栅的顶部表面形成的所述金属硅化物的顶部表面低于所述侧墙的顶部表面，所述第一次干法刻蚀完成之后所述第二多晶硅栅的顶部表面保留有所述金属硅化物阻挡层且所保留的所述金属硅化物阻挡层的厚度要求阻挡在所述第二多晶硅栅的顶部表面形成所述金属硅化物；

步骤六、去除所述第一覆盖层；

步骤七、在所述金属硅化物阻挡层自对准定义下形成所述金属硅化物，所述第一多晶硅栅的顶部表面的所述金属硅化物的顶部表面低于所述侧墙的顶部表面。

2.如权利要求1所述的半导体器件的集成制造方法，其特征在于：所述半导体衬底为硅衬底。

3.如权利要求2所述的半导体器件的集成制造方法，其特征在于：所述侧墙的材料包括氧化硅或氮化硅。

4.如权利要求2所述的半导体器件的集成制造方法，其特征在于：所述金属硅化物阻挡层的材料包括氧化硅。

5.如权利要求2所述的半导体器件的集成制造方法，其特征在于：所述金属硅化物包括钴硅化物。

6.如权利要求2所述的半导体器件的集成制造方法，其特征在于：所述第一覆盖层为光刻胶。

7.如权利要求6所述的半导体器件的集成制造方法，其特征在于：步骤六中采用灰化工艺去除所述第一覆盖层。

8.如权利要求6所述的半导体器件的集成制造方法，其特征在于：步骤三中涂布的所述第一覆盖层的厚度为

9.如权利要求1所述的半导体器件的集成制造方法，其特征在于：步骤五中，所述第一次干法刻蚀完成之后所述第一多晶硅栅的顶部表面比所述侧墙的顶部表面低

10.如权利要求1所述的半导体器件的集成制造方法，其特征在于：步骤五中，所述第一次干法刻蚀完成之后所述第二多晶硅栅的顶部表面保留的所述金属硅化物阻挡层的厚度为

11.如权利要求1所述的半导体器件的集成制造方法，其特征在于：半导体器件为MOS晶体管器件，所述MOS晶体管还包括源区和漏区，在步骤一中形成所述侧墙之后以及步骤二的形成所述金属硅化物阻挡层之前，还包括进行重掺杂的源漏注入工艺在对应的所述多晶硅栅两侧的所述侧墙的侧面自对准形成所述源区和所述漏区的步骤。

12.如权利要求11所述的半导体器件的集成制造方法，其特征在于：所述源区和所述漏区中还包括轻掺杂漏注入区，在步骤一中形成所述多晶硅栅之后以及形成所述侧墙之前，还包括进行轻掺杂漏注入工艺在对应的所述多晶硅栅两侧面自对准形成所述源区和所述漏区的轻掺杂漏注入区的步骤。