[发明专利]一种查表数字电路及其处理方法

权利要求书

1.一种查表数字电路，用于拉格朗日二阶插值拟合曲线，其特征在于：所述查表数字电路由一个除法器、两个乘法器、一个加法器和寄存器构成，所述除法器的输出端与其一乘法器之间通过一个寄存器相接，且其一乘法器的输出接入另一乘法器的输入端，另一乘法器的另一输入端接入对应已知坐标点的y值，且所述另一乘法器的输出端通过寄存器接入加法器，由此互联相接成一体，且整个电路各组成部分按时序分时复用进行插值运算。

2.根据权利要求1所述查表数字电路，其特征在于：已知三点的坐标为（t1，y1）、（t2，y2）、（t3，y3），所拟合的曲线L（t）参照拉格朗日二阶插值公式为：

，

且公式中除法运算部分的格式相共性。

3.根据权利要求1所述查表数字电路，其特征在于：所述查表数字电路中除法器具有x0、x1、x三个输入端、具有DIV一个输出端，且除法器的运算公式为：。

4.根据权利要求1所述查表数字电路，其特征在于：所述查表数字电路配置有对应除法器输出的第一层级寄存器。

5.根据权利要求1所述查表数字电路，其特征在于：所述查表数字电路配置有对应成串乘法器输出的第二层级寄存器。

6.根据权利要求1所述查表数字电路，其特征在于：所述查表数字电路配置有对应加法器输出的第三层级寄存器。

7.一种查表数字电路的处理方法，其中所述查表数字电路由一个除法器、两个乘法器、一个加法器和寄存器构成，用于拉格朗日二阶插值拟合曲线，其特征在于：择取距离待查点t最接近的三个已知点，分先后输入查表数字电路并分时复用其中的除法器、乘法器及寄存器，并将各阶段运算结果通过寄存器暂存、用于后阶段的运算中，代入拉格朗日二阶插值公式拟合曲线，L（t）为待查点t所对应的y值。

8.根据权利要求7所述查表数字电路的处理方法，其特征在于：已知三点的坐标为（t1，y1）、（t2，y2）、（t3，y3），t1≤t≤t3，按时序包括步骤：

S1、除法器输入：x0=t3、x1=t1、x=t并储存输出结果Div11；

S2、除法器输入：x0=t3、x1=t2、x=t并储存输出结果Div12；

S3、利用两个乘法器将Div11、Div12和y3相乘并储存结果L1；

S4、除法器输入：x0=t1、x1=t3、x=t并储存输出结果Div21；

S5、除法器输入：x0=t1、x1=t2、x=t并储存输出结果Div22；

S6、利用两个乘法器将Div21、Div22和y1相乘并储存结果L2；

S7、除法器输入：x0=t2、x1=t3、x=t并储存输出结果Div31；

S8、除法器输入：x0=t2、x1=t1、x=t并储存输出结果Div32；

S9、利用两个乘法器将Div31、Div32和y2相乘并储存结果L3；

S10、利用加法器将L1、L2和L3相加得到查表结果L（t）。