[发明专利]利用自适应阈值解码的存储器系统及其操作方法

说明书

本发明涉及执行包括多个位的码字的解码的存储器控制器、解码器和方法。在解码迭代中，针对属于码字的至少一个分量码字的、这些位中的选择位，执行以下操作。基于选择位的度来偏置选择位的通道信息。基于关于是否翻转选择位的初始判决和偏置的通道信息来计算该初始判决的可靠性指示符。可靠性指示符与自适应阈值进行比较，其中基于选择位的度和来自初始判决的不满意校验(USC)信息来确定自适应阈值。然后，进行是否翻转选择位的判决。基于比较操作来更新初始判决以及选择位所属的每个分量码字的校验子。

相关申请的交叉引用

本申请要求于2018年3月16日提交的申请号为62/643,948的美国临时申请的权益，其全部内容通过引用并入本文。

技术领域

本公开的实施例涉及一种能够利用自适应阈值执行解码方案的存储器系统及其部件以及这种存储器系统的操作方法。

背景技术

计算机环境范例已经转变成可以被随时随地使用的普适计算系统。因此，诸如移动电话、数码相机以及笔记本计算机的便携式电子装置的使用已经迅速增加。通常，这些便携式电子装置使用具有存储器装置的存储器系统，即数据存储装置。数据存储装置被用作便携式电子装置的主存储器装置或辅助存储器装置。

由于采用存储器装置的数据存储装置不具有移动部件，因此它们提供优良的稳定性、耐用性、高信息访问速度以及低功耗。具有这些优点的数据存储装置的示例包括通用串行总线(USB)存储器装置、具有各种接口的存储卡和固态硬盘(SSD)。

SSD可以包括闪速存储器部件和控制器，该控制器包括将闪速存储器部件桥接到SSD输入/输出(I/O)接口的电子器件。SSD控制器可以包括运行诸如固件的功能部件的嵌入式处理器。SSD功能部件通常是装置特定的，并且在大多数情况下，SSD功能部件可以被更新。

两种主要类型的闪速存储器以NAND和NOR逻辑门命名。各个闪速存储器单元表现出与其相应门的内部特性类似的内部特性。NAND型闪速存储器可以以块(或页面)来写入和读取，其中块(或页面)通常远小于整个存储器空间。NOR型闪速存储器允许将单个机器字(字节)写入至擦除位置或独立地读取单个机器字(字节)。NAND型闪速存储器主要在存储卡、USB闪存驱动器、固态硬盘(SSD)和类似产品中操作，以用于数据的一般存储和传输。

例如，NAND型闪速存储器可以应用各种错误校正码中的任何一种来校正数据中的错误。一种这样的错误校正码是低密度奇偶校验码(LDPC)，该低密度奇偶校验码是用于恢复数据中的相对大量错误的高级错误码。

作为LDPC码的演变，引入了广义LDPC(GLDCP)码。GLDPC码由许多短长度的交织码字(interleaved codewords)组成。这些被称为分量码字的短码字通常是可以使用它们的校验子而被解码的汉明码字或博斯-查德胡里-霍昆格姆(Bose-Chaudhuri-Hocquenghem，BCH)码字。文献中已知的复杂解码算法提供了针对GLDPC码的显著错误校正能力。然而，由于大多数NAND读数具有很少的错误需要被校正，因此需要针对这些GLDPC码的低复杂度解码器。

在该背景下，提出了本发明的实施例。

发明内容

本发明的方面包括存储器控制器和解码器。在一方面，存储器控制器包括被配置为执行包括多个位的码字的解码的解码器。在解码迭代中，针对属于码字的至少一个分量码字的、这些位中的选择位，解码器被配置为执行以下操作：基于选择位的度来偏置选择位的通道信息；基于关于是否翻转选择位的初始判决和偏置的通道信息来计算该初始判决的可靠性指示符；将可靠性指示符与自适应阈值进行比较，其中基于选择位的度和来自初始判决的不满意校验(USC)信息来确定自适应阈值；判决是否翻转选择位；并且基于比较操作来更新初始判决以及选择位所属的每个分量码字的校验子。

解码器优选地是位翻转(BF)解码器。