[发明专利]用于RISC-V架构的中断系统

权利要求书

1.一种用于RISC-V架构的中断系统，所述系统包括：mstatus寄存器、medeleg寄存器、mideleg寄存器、mie寄存器、mtvec寄存器、mtvt寄存器、mscratch寄存器、mepc寄存器、mcause寄存器、mtval寄存器、mip寄存器、mnxti寄存器、mintstatus寄存器、mscratchcsw寄存器和mscratchcsw1寄存器，其特征在于，还包括有：pushmcause寄存器、pushmepc寄存器、中断响应寄存器和mtvt2寄存器；

所述pushmcause寄存器，用于通过指令将mcause中的值存入堆栈中；

所述pushmepc寄存器，用于通过指令将mepc中的值存入堆栈中；

所述中断响应寄存器，用于通过指令响应CLIC发出的非向量中断请求，获取中断子程序入口地址和修改全局中断使能；

所述mtvt2寄存器，用于储存CLIC模式下的非向量中断的基地址。

2.根据权利要求1所述的用于RISC-V架构的中断系统，其特征在于，所述pushmcause寄存器中，用于将mcause中的值存入堆栈中的指令为：“csrrwi x0,pushmcause,offset”；所述pushmepc寄存器中，用于将mepc中的值存入堆栈中的指令为：“csrrwi x0,pushmepc,offset”。

3.根据权利要求2所述的用于RISC-V架构的中断系统，其特征在于，所述中断响应寄存器为mintsel_jal寄存器或jalmnxti寄存器，所述mintsel_jal寄存器中，用于实现响应CLIC发出的非向量中断请求的指令为：“csrrw ra,mintsel_jal,ra”；所述jalmnxti寄存器寄存器中，用于实现响应CLIC发出的非向量中断请求的指令为：“csrrw ra,jalmnxti,ra”。

4.根据权利要求3所述的用于RISC-V架构的中断系统，其特征在于，所述“csrrw ra,mintsel_jal,ra”指令，用于保存完上下文后，控制硬件进行一系列操作，然后跳转到对应中断ID的中断子程序的入口地址；还用于非向量中断咬尾发生后，硬件进行一系列操作，然后跳转到对应中断ID的中断子程序的入口。

5.根据权利要求3所述的用于RISC-V架构的中断系统，其特征在于，所述“csrrw ra,jalmnxti,ra”指令，用于保存完上下文后，控制硬件进行一系列操作，然后跳转到对应中断ID的中断子程序的入口地址；还用于非向量中断咬尾发生后，硬件进行一系列操作，然后跳转到对应中断ID的中断子程序的入口。

6.一种用于RISC-V架构的中断系统，所述系统包括：mstatus寄存器、medeleg寄存器、mideleg寄存器、mie寄存器、mtvec寄存器、mtvt寄存器、mscratch寄存器、mepc寄存器、mcause寄存器、mtval寄存器、mip寄存器、mnxti寄存器、mintstatus寄存器、mscratchcsw寄存器和mscratchcsw1寄存器，其特征在于，还包括有：swmcause指令、swmepc指令、jmnxti指令和mtvt3寄存器；

所述swmcause指令，用于通过指令将mcause中的值存入堆栈中；

所述swmepc指令，用于通过指令将mepc中的值存入堆栈中；

所述jmnxti指令，用于通过指令响应CLIC发出的非向量中断请求；

所述mtvt3寄存器，用于储存CLIC模式下的非向量中断的基地址。

7.根据权利要求6所述的用于RISC-V架构的中断系统，其特征在于，所述swmcause指令中，用于将mcause中的值存入堆栈中的指令为：“swmcause offset(sp)”；所述swmepc指令中，用于将mepc中的值存入堆栈中的指令为：“swmepc offset(sp)”；所述jmnxti指令指令中，用于响应CLIC发出的非向量中断请求的指令为：“jmnxti ra”。

8.根据权利要求7所述的用于RISC-V架构的中断系统，其特征在于，所述“jmnxti ra”指令，用于保存完上下文后，控制硬件进行一系列操作，然后跳转到对应中断ID的中断子程序的入口地址；还用于非向量中断咬尾发生后，硬件进行一系列操作，然后跳转到对应中断ID的中断子程序的入口。