[发明专利]衬底结构、半导体封装结构和半导体工艺

说明书

一种衬底结构包含布线结构和支撑件。所述布线结构包含第一介电结构、第一电路层、第二介电结构和第二电路层。所述第一电路层安置于所述第一介电结构上。所述第二介电结构覆盖所述第一介电结构和所述第一电路层。所述第一电路层的垫部分从所述第一介电结构暴露，且所述第二电路层从所述第二介电结构突出。所述支撑件安置于邻近所述布线结构的所述第一介电结构，并界定至少一个通孔对应于所述第一电路层的所述暴露的垫部分。

相关申请的交叉引用

本申请要求2018年3月16日提交的美国临时专利申请62/644,200的权益和优先权，所述美国临时专利申请以全文引用的方式并入本文中。

技术领域

本公开涉及一种衬底结构(substrate structure)、一种半导体封装结构(semiconductor package structure)和一种半导体工艺(semiconductor process)，并涉及一种无核心(coreless)衬底结构、半导体封装结构和用于形成或测试所述衬底结构的半导体工艺。

背景技术

在用于形成封装结构的制造工艺中，首先在载体(carrier)上形成包含多个电路层(circuit layer)和介电层(dielectric layer)的布线结构(wiring structure)。接着，使半导体晶粒(semiconductor die)附接且电连接到布线结构。但是，因为布线结构的下表面被载体覆盖，所以探针(probe)无法到达布线结构的最底部电路层。因此，无法测试最顶部电路层与最底部电路层之间的电连接缺陷(例如，开路)。

发明内容

在一些实施例中，一种衬底结构包含布线结构和支撑件(supporter)。所述布线结构包含第一介电结构、第一电路层、第二介电结构和第二电路层。所述第一电路层安置于所述第一介电结构上。所述第二介电结构覆盖所述第一介电结构和所述第一电路层。所述第一电路层的垫部分(pad portion)从所述第一介电结构暴露，且所述第二电路层从所述第二介电结构突出。所述支撑件安置于邻近所述布线结构的所述第一介电结构，并界定至少一个通孔，其对应于所述第一电路层的所述暴露的垫部分(exposed pad portion)。

在一些实施例中，一种半导体封装结构包含布线结构、支撑件、半导体晶粒和封装体(encapsulant)。所述布线结构具有第一表面和与所述第一表面相对的第二表面，并包含至少一个介电结构和至少一个电路层。所述电路层的垫部分从所述第一表面暴露。所述支撑件安置于邻近所述布线结构的所述第一表面，并界定至少一个通孔，其对应于所述电路层的所述暴露的垫部分。所述半导体晶粒电连接到所述布线结构的所述第二表面。所述封装体覆盖所述半导体晶粒和所述布线结构的所述第二表面。

在一些实施例中，一种半导体工艺包含：(a)提供支撑件，其界定至少一个通孔；(b)形成或安置插塞材料(plugging material)在所述支撑件的所述通孔中；以及(c)形成布线结构在所述支撑件上，其中所述布线结构具有第一表面和与所述第一表面相对的第二表面，并包含至少一个介电结构和至少一个电路层，所述电路层的垫部分从所述第一表面暴露，所述第一表面面朝所述支撑件，且所述支撑件的所述通孔对应于所述电路层的所述暴露的垫部分。

附图说明

当结合附图阅读时，从以下具体实施方式易于理解本公开的一些实施例的各方面。应注意，各种结构可能未按比例绘制，且各种结构的尺寸可出于论述的清楚起见而任意增大或减小。

图1说明根据本公开的一些实施例的衬底结构的实例的截面视图。

图2说明根据本公开的一些实施例的衬底结构的实例的截面视图。

图3说明根据本公开的一些实施例的半导体封装结构的实例的截面视图。

图4说明根据本公开的一些实施例的半导体封装结构的实例的截面视图。