[发明专利]改善电容耦合型斩波仪表放大器噪声和输入阻抗的方法

说明书

本发明属于模拟电路信号处理技术领域，具体为一种改善电容耦合型斩波仪表放大器噪声和输入阻抗的方法。本发明方法是在电容耦合型斩波仪表放大器结构的主运放虚地点加入负电容来实现电路性能的改善。加入负电容之后，使得电路中等效输入噪声和输入阻抗之间的折中得到了缓和，弱化了寄生电容的影响，使得采用较小的输入电容也能够保持电路相当的噪声水平。负电容在虚地点的使用达到了减小噪声的效果，同时提高了输入阻抗。

技术领域

本发明属于模拟电路信号处理技术领域，具体涉及一种提高电容耦合型斩波仪表放大器噪声性能和输入阻抗的方法。

背景技术

仪表放大器一直以来都是生物电子的读出电路中极其重要的部分。如图1所示，因为生物信号所在的频带从几毫赫兹左右到几百几千赫兹左右，以及其幅度值小至几微伏。因此在传统的CMOS工艺上进行电路设计，需要消除其固有的低频处的1/f噪声，同时还要保持整个电路的热噪声在很低的水平。

然而，因为可穿戴生物电子的需求，对于仪表放大器不能直截了当的通过增加功耗来降低热噪声，或者通过增加面积来降低1/f噪声。高的功耗会增加电路的电流消耗，减少了可穿戴设备一次可穿戴记录的周期。大的面积会增加芯片的设计成本，并且这种方法同样会受到噪声的设计限制。在众多的噪声消除方法中，斩波(chopping)技术是一种连续的，并且不会引起噪声折叠从而引起噪底增加的方法。因此被广泛的应用于生物电子读出电路中。

在斩波技术的各种应用中，电容耦合型斩波仪表放大器被证明是一种非常适合低功耗设计的仪表放大器结构。然而为了增加斩波技术在这种结构中的有效性，从而进一步降低噪声，需要在斩波频率和芯片输入对管的面积之间进行折中。芯片主运放的输入对管在栅端会产生大的寄生电容，这样的寄生电容相对于输入电容大小是可比，根据理论分析，这极大的影响了电路的噪声效率和输入电容的大小。因此，一种新的方式和视角就是如何减小寄生电容的影响，从而提高系统的噪声性能和电路的输入阻抗。

发明内容

本发明的目的是提供一种简单有效的提高电容耦合型斩波仪表放大器的噪声性能，同时提高电路的输入阻抗的方法。

本发明提供的提高电容耦合型斩波仪表放大器的噪声性能和输入阻抗的方法，是在电容耦合型斩波仪表放大器虚地点添加一个负电容，使得在虚地点的等效噪声电压在寄生电容C_p上产生的噪声电流流入负电容，导致寄生电容对等效输入噪声的占比降至为零；从而可以采用较小的电容(例如为原来输入电容的十分之一到十分之二的数值)作为新的输入电容的大小，这即可增加系统的输入电阻，同时提高电路的噪声性能。

本发明方法采用负电容之后，使得电路中等效输入噪声和输入阻抗之间的折中得到缓和，并且采用较小的输入电容，就能保持好的噪声性能。本发明方法简单有效。

附图说明

图1为电极将生物信号转化为电学信号通过仪表放大器进行放大示意图。

图2为电容耦合型斩波仪表放大器理想情况简化示意图。

图3为电容耦合型斩波仪表放大器考虑运放虚地点寄生效应简化示意图。

图4为电容耦合型斩波仪表放大器在虚地点使用负电容技术的简化示意图。

图5为电容耦合型斩波仪表放大器实际实现电路示意图。

图6为电容耦合型斩波仪表放大器考虑运放虚地点寄生的完整电路示意图。

图7为电容耦合型斩波仪表放大器在虚地点使用负电容技术的完整电路示意图。

具体实施方式

本发明的目的是通过负电容去消除或者减小电容耦合型斩波仪表放大器电路中寄生电容对于电路的影响。