[发明专利]半导体器件及其制造方法

说明书

本发明公开了半导体器件及其制造方法。所述方法包括：在衬底上依次形成目标层和第一掩模层；将所述第一掩模层图案化以在所述第一掩模层中形成第一开口；在所述第一开口的内壁上形成间隔物；在所述第一掩模层上形成第一光刻胶图案，所述第一光刻胶图案具有与所述间隔物的至少一部分垂直交叠的第二开口；通过使用所述间隔物作为掩模来去除所述第一掩模层的暴露于所述第二开口的一部分，在所述第一掩模层中形成与所述第一开口相邻的第三开口；以及使用所述第一掩模层和所述间隔物作为掩模来将所述目标层图案化。

相关申请的交叉引用

本申请要求2018年4月9日在韩国知识产权局提交的韩国专利申请No.10-2018-0041021的优先权，其全部内容通过引用结合于此。

技术领域

本发明构思涉及半导体器件及其制造方法，更具体地，涉及用间隔物作为掩模来制造半导体器件的方法以及通过该方法制造的半导体器件。

背景技术

半导体器件(或半导体芯片)由于其小尺寸、多功能性和/或低制造成本而在电子工业中是有益的。半导体器件包括：存储数据的半导体存储器件、包括处理逻辑操作的电路的半导体逻辑器件以及具有存储器和逻辑电路两者的混合半导体器件。随着电子工业的先进发展，不断需要对半导体器件进行高度集成，从而提供高可靠性、高速度和/或多功能。半导体器件不断变得更加复杂和集成以满足这些需求。

双图案化技术是在不改变曝光装置的情况下形成宽度小于曝光装置能够实现的最小节距的图案的技术。例如，使用双图案化技术形成精细图案。在该双图案化技术中，通过在光刻工艺形成的牺牲图案的侧壁上形成间隔物，去除牺牲图案，然后仅使用间隔物作为蚀刻掩模来蚀刻蚀刻目标。随着半导体器件集成度的提高，对用于形成更精细图案的先进技术的需求不断增加。

发明内容

本发明构思的一些实施例提供了制造半导体器件的方法以及由该方法制造的半导体器件，该方法能够最小化或减小图案宽度。

根据发明构思的一些示例性实施例，制造半导体器件的方法可以包括：在衬底上依次形成目标层和第一掩模层；通过将所述第一掩模层图案化来形成第一开口；在所述第一开口的内壁上形成间隔物；在所述第一掩模层上形成第一光刻胶图案，所述第一光刻胶图案具有与所述间隔物的至少一部分垂直交叠的第二开口；通过使用所述间隔物作为掩模来去除暴露于所述第二开口的所述第一掩模层的一部分，形成与所述第一开口相邻的第三开口；以及使用所得的第一掩模层和所述间隔物作为掩模来将所述目标层图案化。

根据发明构思的一些示例性实施例，制造半导体器件的方法可以包括：在衬底上依次形成目标层和第一掩模层；执行第一光刻工艺以在所述第一掩模层中形成第一开口；形成覆盖所述第一开口的内壁的间隔物以在所述第一开口内限定第二开口；以及执行第二光刻工艺以在所述第一掩模层中形成与所述第一开口相邻的第三开口，其中，所述间隔物设置在所述第一开口与所述第三开口之间。可以使用所述间隔物以自对准方式来形成所述第三开口。

根据发明构思的一些示例性实施例，半导体器件可以包括：位于衬底上的绝缘层；以及第一金属线和在第一方向上与所述第一金属线相邻的第二金属线，所述第一金属线和所述第二金属线形成在所述绝缘层中。所述第一金属线和所述第二金属线可以在与所述第一方向相交的第二方向上彼此平行延伸。所述第一金属线可以包括：在所述第二方向上延伸的第一段；以及位于所述第一段的端部处的第二段，所述第二段的宽度朝向所述第二方向减小。所述第二金属线可以包括：在所述第二方向上延伸并且与所述第一段相邻的第三段；以及与所述第二段相邻的第四段，所述第四段的宽度朝向所述第二方向增加，其中，所述第一段与所述第三段之间的最小距离和所述第二段与所述第四段之间的最小距离可以基本相同。

附图说明

图1图示了根据发明构思的示例性实施例的示出限定半导体器件的金属层的布局的俯视图。