[发明专利]半导体器件及其形成方法

说明书

一种半导体器件及其形成方法，方法包括：提供半导体衬底，所述半导体衬底上具有若干第一类鳍部组和位于第一类鳍部组之间的第二类鳍部，第一类鳍部组包括第一类鳍部，第一类鳍部和第二类鳍部的排列方向垂直于第一类鳍部和第二类鳍部的延伸方向；刻蚀去除第二类鳍部，以形成位于第一类鳍部组之间的第一槽；刻蚀去除第二类鳍部后，在第一槽的侧壁形成保护层，且所述保护层覆盖第一类鳍部在第一类鳍部宽度方向上的侧壁；以所述保护层为掩膜刻蚀第一槽底部的半导体衬底，在第一槽底部的半导体衬底中形成第二槽。所述方法提高了半导体器件的性能。

技术领域

本发明涉及半导体制造领域，尤其涉及一种半导体器件及其形成方法。

背景技术

MOS(金属-氧化物-半导体)晶体管，是现代集成电路中最重要的元件之一。MOS晶体管的基本结构包括：半导体衬底；位于半导体衬底表面的栅极结构，所述栅极结构包括：位于半导体衬底表面的栅介质层以及位于栅介质层表面的栅电极层；位于栅极结构两侧半导体衬底中的源漏掺杂区。

随着半导体技术的发展，传统的平面式的MOS晶体管对沟道电流的控制能力变弱，造成严重的漏电流。鳍式场效应晶体管(Fin FET)是一种新兴的多栅器件，它一般包括凸出于半导体衬底表面的鳍部，覆盖部分所述鳍部的顶部表面和侧壁的栅极结构，位于栅极结构两侧的鳍部中的源漏掺杂区。

然而，现有技术中鳍式场效应晶体管构成的半导体器件的性能仍有待提高。

发明内容

本发明解决的问题是提供一种半导体器件及其形成方法，以提高半导体器件的性能。

为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供半导体衬底，所述半导体衬底上具有若干第一类鳍部组和位于第一类鳍部组之间的第二类鳍部，第一类鳍部组包括第一类鳍部，第一类鳍部和第二类鳍部的排列方向垂直于第一类鳍部和第二类鳍部的延伸方向；刻蚀去除第二类鳍部，以形成位于第一类鳍部组之间的第一槽；刻蚀去除第二类鳍部后，在第一槽的侧壁形成保护层，且所述保护层覆盖第一类鳍部在第一类鳍部宽度方向上的侧壁；以所述保护层为掩膜刻蚀第一槽底部的半导体衬底，在第一槽底部的半导体衬底中形成第二槽。

可选的，所述保护层的材料包括SiO₂、SiN、SiON或SiC。

可选的，所述保护层的厚度为100埃～200埃。

可选的，在刻蚀第一槽底部的半导体衬底的过程中，对第一槽底部半导体衬底的刻蚀速率与对保护层的刻蚀速率之比为10:1～20:1。

可选的，至少部分第一类鳍部组包括多个第一类鳍部，对于同一个第一类鳍部组中的多个第一类鳍部，相邻的第一类鳍部之间具有沟槽；所述第一槽沿第一类鳍部宽度方向上的尺寸大于所述沟槽沿第一类鳍部宽度方向上的尺寸；所述保护层还填充满所述沟槽。

可选的，形成所述保护层的方法包括：在所述第一槽的侧壁和底部、所述沟槽中、以及第一类鳍部的顶部形成保护膜；回刻蚀所述保护膜直至暴露出第一槽底部的半导体衬底，形成所述保护层。

可选的，形成所述保护膜的工艺包括原子层沉积工艺。

可选的，还包括：在刻蚀去除第二类鳍部之前，在第一类鳍部的侧部和第二类鳍部的侧部形成第一牺牲层，第一牺牲层的顶部表面高于或齐平于第一类鳍部和第二类鳍部的顶部表面；在刻蚀去除第二类鳍部的过程中，去除第一类鳍部组之间的第一牺牲层；刻蚀去除第二类鳍部后，且在形成所述保护层之前，去除第一类鳍部侧部的第一牺牲层。

可选的，还包括：形成所述第二槽之后，去除所述保护层；去除所述保护层后，在所述沟槽中形成第一隔离结构，第一隔离结构的表面低于第一类鳍部的顶部表面；去除所述保护层后，在所述第二槽中和第一槽的部分区域中形成第二隔离结构，第二隔离结构的表面低于第一类鳍部的顶部表面。