[发明专利]一种面向故障注入的软硬件协同加速方法和系统

说明书

本发明提供一种面向故障注入的软硬件协同加速方法和系统，属于集成电路技术领域；包括：S100根据激励信号生成随机故障序列；S200微处理器组根据所述激励信号加载运行负载；S300根据所述随机故障序列将故障注入所述微处理器组；S400分析并显示所述微处理器组的故障结果。发明提供的一种面向故障注入的软硬件协同加速方法和系统，将软件与硬件操作有效结合，能够显著减少FPGA硬件仿真平台故障注入的时间开销，有效地模拟了实际场景，即在微处理器运行程序期间的任何时刻都可能进行故障注入。

技术领域

本发明涉及一种面向故障注入的软硬件协同加速方法和系统，具体地，涉及一种面向故障注入的软硬件协同加速方法和系统，属于集成电路技术领域。

背景技术

随着集成电路工艺技术的进步，供电电压持续下降、工作频率不断升高，处理器对软错误越来越敏感，尤其在航空航天等安全关键领域，由辐射引起的单粒子效应严重影响着微处理器的可靠性，因此可靠性评估逐渐成为高安全可靠的处理器研发过程中最关键的环节之一。

故障注入作为一种被广泛应用于处理器可靠性评估的技术手段，常用的方法有模拟故障注入、软件故障注入和FPGA(Field Programmable Gate Array，现场可编程门阵列)故障注入。模拟故障注入采用物理方法，如重离子辐射、引脚级注入等，注入故障，具有快速且接近实际情况的特点，但该方法需要昂贵的实验设备，成本过高。软件故障注入通过仿真软件进行故障注入，具有方便可控的优点，但采用该方法进行大量故障注入时，仿真速度过慢，导致时间开销过大。传统FPGA故障注入通常采用重配置FPGA或修改源代码的方法进行故障注入，速度相较软件故障注入快、成本相较模拟故障注入低很多，但该方法对于不同负载的处理器和不同故障模型都需要重新配置FPGA或修改源代码，时间开销仍然较大。因此，降低故障注入的时间开销很有必要。

发明内容

针对现有技术中的缺陷，本发明的目的是提供一种面向故障注入的软硬件协同加速方法和系统，在FPGA中集成处理器的运行负载库和故障模型库，在上位机上直接配置处理器的运行负载和故障模型，控制实现故障注入，并接收和显示故障注入输出结果，大大降低时间开销的同时还具有良好的观察性和可控性。

本发明提供了一种面向故障注入的软硬件协同加速方法，包括：

S100根据激励信号生成随机故障序列；

S200微处理器组根据所述激励信号加载运行负载；

S300根据所述随机故障序列将故障注入所述微处理器组；

S400分析并显示所述微处理器组的故障结果。

进一步的，步骤S200前还包括：

S000建立用于运行微处理器组的运行负载库；根据将要注入的故障建立故障模型库；

S001接收用于生成随机故障序列和加载所述微处理器组运行负载的激励信号。

进一步的，所述的故障模型库包括故障注入时间、故障类型、故障持续时间、故障位置和错误位数。

进一步的，步骤S001后还包括：

S002初始化所述寄存器；

S003所述微处理器组保存该故障注入时刻的寄存器所有的值，随后执行S200。

进一步的，步骤S300包括：

S301开始计时；

S302判断是否符合故障注入时间，如是，执行步骤S303；否则，返回步骤S301

S303根据所述随机故障序列按故障注入时间向第二微处理器依次注入故障，随后同时执行步骤S304和步骤S304’；