[发明专利]半导体工艺方法与结构

说明书

本申请大抵上涉及半导体装置，且特别涉及形成于半导体装置中的介电材料。本申请提供以循环旋转涂布工艺形成介电材料层的方法。本申请提供半导体工艺方法与结构。在一实施例中，于基板上形成介电材料的方法包括旋转涂布介电材料的第一部分于基板上、固化在基板上的介电材料第一部分、旋转涂布介电材料的第二部分于基板上、以及热退火介电材料以于基板上形成经退火的介电材料。

技术领域

本发明实施例涉及半导体装置，且特别涉及形成于半导体装置中的介电材料。

背景技术

半导体集成电路(IC)工业经历了快速地成长。集成电路材料与设计的技术上的进展造就了集成电路的世代，而每一世代相对于前一世代具有较小且更为复杂的电路。在集成电路发展的过程中，功能密度(functional density，例如：单位芯片面积的互连装置的数量)普遍地增加，而几何尺寸(geometry size，例如：使用一工艺可以形成的最小元件(或导线))则缩小。这种缩小化的过程通常会带来提高生产效率和降低相关成本的益处。然而，缩小化也带来了未出现于先前尺寸较大的世代的挑战。在制造介电材料时，对于沉积与退火工艺不准确与不适当的控制可能会不利地降低装置结构的电气性能。

发明内容

本发明的一些实施例提供一种半导体工艺方法。上述方法包括旋转涂布介电材料的第一部分于基板上、固化在基板上的介电材料的第一部分、旋转涂布介电材料的第二部分于基板上、以及热退火介电材料以于基板上形成经退火的介电材料。

本发明的一些实施例提供一种半导体工艺方法。上述方法包括旋转涂布包括全氢聚硅氮烷化合物的第一溶液于基板上、固化第一溶液以在基板上形成介电材料的经固化的第一部分、旋转涂布包括全氢聚硅氮烷化合物的第二溶液于基板上的介电材料经固化的第一部分上以于基板上形成介电材料的第二部分、以及退火介电材料经固化的第一部分与第二部分。

本发明的一些实施例提供一种结构。上述结构包括位于基板上的浅沟槽隔离(shallow trench isolation，STI)与有源区。浅沟槽隔离邻接有源区。上述结构也包括位于有源区上的栅极结构。源极/漏极区域位于栅极结构附近的有源区中。上述结构也包括第一介电材料。第一介电材料位于有源区与浅沟槽隔离上且从栅极结构横向地设置。上述结构也包括位于栅极结构与第一介电材料上的第二介电材料。浅沟槽隔离、第一介电材料与第二介电材料中的至少一者包括氮含量为约0.005原子百分比至约0.5原子百分比的氧化硅材料。

附图说明

通过以下的详细描述配合附图，可以更加理解本发明实施例的内容。需强调的是，根据产业上的标准惯例，许多特征部件(feature)并未按照比例绘制。事实上，为了能清楚地讨论，各种特征部件的尺寸可能被任意地放大或缩小。

图1为一流程图，其根据一些实施例绘示出制造半导体装置的介电材料的工艺的例子。

图2A至图2E根据一些实施例示出于例示性的制造介电材料的工艺的期间各中间结构的剖面图。

图3为一流程图，其根据一些实施例示出在不同仪器设备之间转移基板的顺序的例子。

图4A至图4D根据一些实施例示出于例示性的制造介电材料的工艺期间各中间结构的剖面图。

图5A与图5B根据一些实施例示出一半导体装置的剖面图，且其介电材料以图1所例示的工艺形成。

图6根据一些实施例绘示出介电材料的湿法蚀刻速率轨迹线(wet etching ratetrace line)，其中介电材料以图1所例示的工艺形成。

附图标记说明：

100～工艺；

102、104、106、108、112～操作步骤；

110～回圈；

201～基板；