[发明专利]一种侧墙结构的形成方法

说明书

本发明提供了一种侧墙结构的形成方法，在半导体基底上依次沉积第一氧化硅膜层和多晶硅，刻蚀形成多晶硅栅，依次沉积第二氧化硅膜层和第一氮化硅膜层，刻蚀掉半导体基底上方和多晶硅栅顶部的第一氮化硅膜层，多晶硅栅侧壁第一氧化硅膜层之外形成第一侧墙氮化硅膜层，湿法刻蚀去除半导体基底上的第一、第二氧化硅膜层和多晶硅栅顶部的第二氧化硅膜层，在半导体基底上和多晶硅栅上沉积第三氧化硅膜层，在第三氧化硅膜层上依次沉积第四氧化硅膜层和第二氮化硅膜层，干法刻蚀去掉半导体基底上和多晶硅栅顶部的第二氮化硅膜层，在多晶硅栅侧壁第四氧化硅膜层之外形成第二侧墙氮化硅膜层，多晶硅栅侧壁形成氧化硅、氮化硅、氧化硅和氮化硅侧墙结构。

技术领域

本发明涉及半导体制造技术领域，特别涉及一种侧墙结构的形成方法。

背景技术

目前存储器侧墙结构为氧化硅膜层-氮化硅膜层-氧化硅膜层-氮化硅膜层 (OX-SIN-OX-SIN)，采用侧墙两次沉积两次刻蚀的方法完成。当多晶硅 (polysilicon)刻蚀结束后经过多晶硅(polysilicon)热氧化(Re-oxidation)，然后进行侧墙的氮化硅沉积，接着对侧墙进行第一次刻蚀，多晶硅栅(gate)刻蚀后剩余的氧化硅膜层作为阻挡层；继续进行侧墙的第二次沉积及侧墙的第二次刻蚀，剩余的氧化硅膜层及侧墙第二次沉积的氧化硅膜层作为阻挡层，具体步骤如下所示。

如图1至图5所示，图1至图5是现有技术的存储器侧墙形成方法的剖面结构过程示意图；首先提供半导体基底101，在所述半导体基底101上沉积第一氧化硅膜层102，然后继续在所述第一氧化硅膜层102上方沉积多晶硅，在多晶硅栅的上方覆盖光刻胶，采用干法刻蚀去除光刻胶覆盖区域以外的多晶硅，形成多晶硅栅103，在所述第一氧化硅膜层102和所述多晶硅栅103上依次沉积第二氧化硅膜层104和第一氮化硅膜层105；用干法刻蚀把半导体基底101上和多晶硅栅103顶部的第一氮化硅膜层105刻蚀掉，保留多晶硅栅103侧壁的第一氮化硅膜层105，在多晶硅栅103侧壁的第二氧化硅膜层104之外形成第一侧墙氮化硅膜层106。

在半导体基底101表面进行光刻胶涂布和显影，露出轻掺杂漏注入需要注入的区域采用原基准条件进行离子注入循环，然后去除剩余光刻胶。

在半导体基底101上和多晶硅栅103上依次沉积第三氧化硅膜层107和第二氮化硅膜层108，沉积条件分别和第二氧化硅膜层104和第一氮化硅膜层105 相同。

采用干法刻蚀进行侧墙第二次刻蚀，刻蚀去除半导体基底101上和多晶硅栅103顶部的第二氮化硅膜层108，保留多晶硅栅103侧壁的第二氮化硅膜层 108，在多晶硅栅103侧壁的第三氧化硅膜层107之外形成第二侧墙氮化硅膜层 109，在所述多晶硅栅103侧壁形成氧化硅、氮化硅、氧化硅和氮化硅的侧墙结构。

目前该工艺存在诸多问题。首先，多晶硅栅103刻蚀过程中半导体基底101 上方的第一氧化硅膜层102作为半导体基底101的阻挡层，剩余厚度均匀性变差，在侧墙第一次刻蚀时半导体基底101上方的第一氧化硅膜层102和第二氧化硅膜层104再次作为半导体基底101的阻挡层，侧墙第一次刻蚀结束后半导体基底101上的剩余第一氧化硅膜层102和第二氧化硅膜层104的厚度的均匀性更差，在后续的轻掺杂漏注入离子注入过程中产生直接影响，器件离散性变差，窗口变小；其次，第一氧化硅膜层102和第二氧化硅膜层104在第一次侧墙刻蚀结束后会继续留至第二次侧墙刻蚀过程中，受第一氧化硅膜层102和第二氧化硅膜层104的影响，第一次侧墙和第二次侧墙刻蚀之后半导体基底101上的第一氧化硅膜层102、第二氧化硅膜层104和第三氧化硅膜层107的膜厚量测站点的过程能力指数(processcapability index CPK)较差，工艺稳定性不好。

发明内容

本发明的目的在于提供一种侧墙结构的形成方法，以解决侧墙结构形成后半导体基底上方氧化硅膜层膜厚的CPK较差，器件离散性变差，工艺窗口变小的问题。

为解决上述技术问题，本发明提供一种侧墙结构的形成方法，包括：