[发明专利]具有深载流子气接触结构的高电子迁移率晶体管

说明书

一种形成半导体器件的方法，其包括提供异质结半导体本体。该异质结半导体本体包括III‑V型半导体背势垒区，形成在该背势垒区上的III‑V型半导体沟道层，以及形成在该背势垒区上的III‑V型半导体势垒层。第一二维载流子气位于沟道与势垒层之间的界面处。第二二维载流子气被布置在第一二维载流子气下方。形成在异质结半导体本体中的深接触结构，该深接触结构延伸穿过沟道层并且与第二二维载流子气形成界面。第一半导体区包括第一接触材料，该第一接触材料在与第二二维载流子气的界面处为第二二维载流子气的多数载子提供导电路径。

背景技术

在各种各样的应用中使用半导体晶体管，尤其是场效应控制的开关器件，诸如MISFET（金属绝缘体半导体场效应晶体管），以下也被称为MOSFET（金属氧化物半导体场效应晶体管）和HEMT（高电子迁移率场效应晶体管）（也被认为是异质结构FET（HFET）和调制掺杂FET（MODFET））。HEMT是在具有不同带隙的两种材料（诸如GaN和AlGaN）之间具有结的晶体管。在基于GaN/AlGaN的HEMT中，在AlGaN势垒层（barrier layer）与GaN沟道层之间的界面处出现二维电子气（2DEG）。在HEMT中，2DEG形成器件的沟道。可以利用类似的原理来选择沟道和势垒层，其形成作为器件的沟道的二维空穴气（2DHG）。2DEG或2DHG通常被称为二维载流子气。在没有进一步措施的情况下，异质结配置导致自传导（即，常开型）晶体管。必须采取措施来防止HEMT的沟道区在缺乏正栅极电压的情况下处于导电状态。

由于异质结配置中的二维载流子气的高电子迁移率，HEMT与很多常规的半导体晶体管设计相比提供了高传导和低损耗。例如，这些有利的传导特性使得HEMT在应用中是合期望的，该应用包括但不限于在电源和电源转换器、电动汽车、空调中，以及在消费者电子器件中作为开关来使用。

HEMT可以包括：在异质结构部分的下面，即，在沟道层的下面的所谓的背势垒区。背势垒区可以由具有与沟道区不同的带隙的III-V型半导体形成，例如在GaN沟道区的情况下为AlGaN。背势垒区被用来增加器件沟道中的电子限制，并且因此改变器件的阈值电压。在Curatola的美国申请15/352,115中公开了具有背势垒区的HEMT的示例，该美国申请的内容在此通过引用整体地结合于本文。

尽管背势垒区可以改善HEMT的性能，但是关于包括背势垒区的HEMT的设计的一个问题是：由于沟道和背势垒区材料之间的带隙中的差异，在沟道与背势垒区之间的界面处形成二次本征二维载流子气（例如，2DHG）。该二次本征二维载流子气在器件中形成电浮置沟道，其可能不利地影响器件可靠性。

发明内容

公开了一种形成半导体器件的方法。根据实施例，该方法包括：提供异质结半导体本体。该异质结半导体本体包括：III-V型半导体背势垒区；III-V型半导体沟道层，其形成在背势垒区上并且具有与背势垒区不同的带隙；以及III-V型半导体势垒层，其形成在沟道层上并且具有与势垒层不同的带隙。第一二维载流子气处于沟道与势垒层之间的界面处。第二二维载流子气被布置在第一二维载流子气下方。在异质结半导体本体中形成深接触结构。该深接触结构延伸穿过沟道层，并且与第二二维载流子气形成界面。深接触结构包括第一接触材料，该第一接触材料在与第二二维载流子气的界面处为第二二维载流子气的多数载子提供导电路径。

公开了一种半导体器件。根据实施例，该半导体器件包括异质结半导体本体。该异质结半导体本体包括：III-V型半导体背势垒区；III-V型半导体沟道层，其形成在背势垒区上并且具有与势垒区不同的带隙；以及III-V型半导体势垒层，其形成在沟道层上并且具有与势垒层不同的带隙。第一二维载流子气形成在沟道与势垒层之间的界面处。第二二维载流子气被布置在第一二维载流子气下方。深接触结构形成在异质结半导体本体中。深接触结构延伸穿过该沟道层，并且与第二二维载流子气形成界面。深接触结构包括第一接触材料，该第一接触材料在与第二二维载流子气的界面处为第二二维载流子气的多数载子提供导电路径。